메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
이재형 (창원대학교) 전황곤 (창원대학교) 김광일 (창원대학교) 김기종 (창원대학교) 여억녕 (창원대학교) 하판봉 (창원대학교) 김영희 (창원대학교)
저널정보
한국정보통신학회 한국정보통신학회논문지 한국정보통신학회논문지 제14권 제8호
발행연도
2010.8
수록면
1,877 - 1,885 (9page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 전기적인 퓨즈 프로그래밍을 이용한 1T-SRAM 리페어용 리던던시 제어 회로를 설계하였다. 공급전원이 낮아지더라도 외부 프로그램 전원을 사용하여 높은 프로그램 파워를 eFuse (electrical fuse)에 공급하면서 셀의 읽기 전류를 줄일 수 있는 듀얼 포트 eFuse 셀을 제안하였다. 그리고 제안된 듀얼 포트 eFuse 셀은 파워-온 읽기 기능으로 eFuse의 프로그램 정보가 D-래치에 자동적으로 저장되도록 설계하였다. 또한 메모리 리페어 주소와 메모리 액세스 주소를 비교하는 주소 비교 회로는 dynamic pseudo NMOS 로직으로 구현하여 기존의 CMOS 로직을 이용한 경우 보다 레이아웃 면적을 19% 정도 줄였다. 전기적인 퓨즈 프로그래밍을 이용한 1T-SRAM 리페어용 리던던시 제어 회로는 동부하이텍 0.11㎛ Mixed Signal 공정을 이용하여 설계되었으며, 레이아웃 면적은 249.02 × 225.04㎛²이다.
#리던던시 #이퓨즈 #오티피 #외부프로그램 전압 #어드레스 비교회로 #Redundancy #eFuse #OTP #external program voltage #address comparison circuit

목차

요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 회로설계
Ⅲ. 모의실험 결과
Ⅴ. 결론
참고문헌

참고문헌 (8)

참고문헌 신청
1. [학술지(정기간행물)] - 권오삼 / 2007 / 디스플레이 IC 내장형 Dual-Port 1T-SRAM를 위한 간단한 시프트 로직 회로를 이용한 데이터라인 리던던시 회로 / 전기전자학회논문지 11 (4) : 129 ~ 136 dbpia 2. [학술대회논문] - W. Leung / 2000 / The ideal SoC memory: 1T-SRAM / Proc. IEEE ASIC/SoC Conf. : 32 ~ 36 google schola 3. [학술지(정기간행물)] - R. T. Smith / 1981 / Laser Programmable Redundancy and Yield Improvement in a 64K DRAM / IEEE J. Solid-State Circuits 16 (5) : 506 ~ 514 google schola 4. [학술대회논문] - K. N. Lim / 2001 / Bit Line Coupling Scheme and Electrical Fuse Circuit for Reliable Operation of High Density DRAM / Symp. VLSI Circuits. Dig. Tech. Papers : 33 ~ 34 google schola 5. [학술지(정기간행물)] - J. K. Wee / 2002 / A Post-Package Bit-Repair Scheme Using Static Latches with Bipolar-Voltage Programmable Antifuse Circuit for High-Density DRAMs / IEEE J. Solid-State Circuits 37 (2) : 251 ~ 254 google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

Logic eFuse OTP 메모리 IP 설계
임영욱 ,  하판봉 ,  김영희 한국정보통신학회논문지 2016 .02
저전력 OTP Memory IP 설계 및 측정
김정호 ,  장지혜 ,  김려연 외 2명 한국정보통신학회논문지 2010 .11

최근 본 자료

전체보기

댓글(0)

0