지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2007.12
- 수록면
- 129 - 136 (8page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 Dual-Port 구조를 사용하는 Display IC용 내장형 1T-SRAM에 적합한 간단하고 효과적인 새로운 데이터라인 리던던시 회로(dataline redundancy circuit)를 제안하고 이를 0.18-um CMOS 1T-SRAM 공정을 이용하여 -Bit Dual-port 1T-SRAM로 구현하여 검증하였다. 한 개의 인버터와 한 개의 낸드 게이트로 이루어진 시프트 로직 회로(shift logic circuit)를 이용해서 기존의 데이터라인 리던던시 회로 보다는 훨씬 간단하게 컨트롤 로직을 구현함으로써 한 개의 비트라인 페어(bit line pair)의 피치(pitch) 내에서 필요한 컨트롤 로직을 모두 구현할 수 있었다. 또한 시프트 로직 회로를 개선해서 worst case에서의 delay를 12.3ns에서 5.9ns로 52% 감소시켜서 워드라인 셋업 후에서 센스앰프 셋업까지의 시간 동안에 데이터라인 스위칭 작업을 완료할 수 있게 하여서 데이터라인 리던던시 회로의 타이밍 오버헤드(timing overhead)를 row cycle 시간에 의해 감추어지게 할 수 있었다. 본 논문에서 제시된 데이터라인 리던던시 회로의 면적 오버헤드(area overhead)는 약 7.6%로 예측된다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Dual-Port 1T-SRAM을 위한 Data Line Switching Redundancy 회로
대한전자공학회 학술대회
2007 .05
-
2D 필터링을 위한 열벡터를 제공하는 단일 SRAM 기반 라인 메모리 시스템
한국정보기술학회논문지
2014 .04
-
싱글포트 구조에 기반한 어싱크로너스 의사 듀얼 포트 SRAM 설계
전자공학회논문지-SD
2004 .10
-
Embedded Pseudo SRAM with 320x120x18 Bits and Dual I/O Ports for Display IC
대한전자공학회 ISOCC
2007 .10
-
소스 전압을 높인 메모리 셀을 이용한 저전력 SRAM
전자공학회논문지-SD
2004 .08
-
소스제어 4T 메모리 셀 기반 소신호 구동 저전력 SRAM
전자공학회논문지-SD
2010 .03
-
16-ns 256K CMOS SRAM ( 16-ns 256K CMOS SRAM )
대한전자공학회 학술대회
1988 .07
-
16-ns 256K CMOS SRAM
대한전기학회 학술대회 논문집
1988 .07
-
전류모드 기술을 이용한 고속동작 SRAM 설계
대한전자공학회 학술대회
2006 .06
-
어레이 접지전압 조정에 의한 저전력 , 고성능 내장형 SRAM 회로 기술 ( Low Power-High Performance Embedded SRAM Circuit Techniques with Enhanced Array Ground Potential )
전자공학회논문지-C
1998 .02
-
초고속 고집적 Synchronous SRAM과 Logic Embedded SRAM을 위한 Trench Isolation의 Full CMOS SRAM Cell Technology
대한전자공학회 학술대회
1998 .01
-
이중 부스팅 회로를 이용한 저전압 SRAM
대한전자공학회 학술대회
2005 .11
-
Subthreshold 로직 메모리 응용을 위한 0.3V 8T SRAM BitCell 설계
대한전자공학회 학술대회
2010 .11
-
Redundancy Techniques for SRAM Leakage Reduction in Presence of Within-Die Delay Variation
대한전자공학회 ISOCC
2008 .11
-
읽기 전력 감소를 위한 SRAM Cell 설계
대한전자공학회 학술대회
2017 .06
-
Multi-valued SRAM cell with FG-MOSFETs
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
개선된 Control Circuit과 Sense Amplifier를 갖는 고속동작 Embedded SRAM의 설계
대한전자공학회 학술대회
1998 .06
-
개선된 Control Circuit 과 Sense Amplifier 를 갖는 고속동작 Embedded SRAM 의 설계 ( A High Speed Embedded SRAM with Improved Control Circuit and Sense Amplifier )
대한전자공학회 학술대회
1998 .07
-
Built-In Self Test for High Density SRAMs
ICVC : International Conference on VLSI and CAD
1997 .01
-
A Discussion on SRAM Circuit Design Trend in Deeper Nano-meter Era
대한전자공학회 ISOCC
2008 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-056-001394460