메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Injune Yeo (Gwangju Institute of Science and Technology) Byung-Geun Lee (Gwangju Institute of Science and Technology)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.20 No.1
발행연도
2020.2
수록면
105 - 118 (14page)
DOI
10.5573/JSTS.2020.20.1.105

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This study presents a 12-bit 40 MS/s successive approximation register (SAR) analog-to-digital converter (ADC) that utilizes a digital foreground self-calibration scheme for capacitor mismatches and a low-noise dynamic comparator. To reduce hardware complexity and AD power consumption, a split-capacitor, capacitive digital-to-analog converter (CDAC) is used to generate the comparator input voltage for binary search operations at the cost of increased capacitor matching requirements. Capacitor mismatches were calibrated with the digital foreground self-calibration technique, which was modified from our previous work to be adapted for the split-capacitor CDAC. In addition, a low-noise dynamic comparator that does not need an additional circuit and conversion cycles is also presented. A prototype ADC, which occupies an active die area of 0.098 ㎟, is fabricated with a 65 nm standard CMOS process. By using the mismatch calibration scheme, the ADC achieves a spurious-free dynamic range and a signal-to-noise and distortion ratios of 79.0 dB and 67.4 dB, respectively, for a sampling rate of 40-MSample/s. The power consumption of the ADC is 1.96 mW when driven with a 1.2 V supply and the figure-of-merit is 25.58 fJ/conversion-step.
#Successive approximation register #analog-to-digital converter #dynamic comparator #input-referred noise #capacitor mismatch #self-calibration

목차

Abstract
I. INTRODUCTION
II. PROPOSED CAPACITOR MISMATCH CALIBRATION TECHNIQUE
III. LOW NOISE DYNAMIC COMPARATOR
IV. CIRCUIT DESIGN
IV. PROTOTYPE DESIGN AND MEASUREMENT RESULTS
V. CONCLUSION
REFERENCES

참고문헌 (29)

참고문헌 신청
J. Park, Y. Hwang, and D. Jeong, A 0.5-V Fully Synthesizable SAR ADC for On-Chip Distributed Waveform Monitors, IEEE Access, vol. 7, pp. 63686-63697, 2019. doi: 10.1109/ACCESS.2019. 2915365 Crossref S. Fateh, P. Schonle, L. Bettini, G. Rovere, L. Benini, and Q. Huang, A Reconfigurable 5-to-14 bit SAR ADC for Battery-Powered Medical Instrumentation, IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 62, no. 11, pp. 2685-2694, 2015. doi: 10.1109/TCSI.2015.2477580 Crossref S. Moon, I. Kim, D. Kam, D. Jee, J. Choi, and Y. Lee, Massive MIMO Systems With Low- Resolution ADCs: Baseband Energy Consumption vs. Symbol Detection Performance, IEEE Access, vol. 7, pp. 6650-6660, 2019. doi: 10.1109/ACCESS.2018.2890427 Crossref R. Xu, B. Liu, and J. Yuan, Digitally Calibrated 768-kS/s 10-b Minimum-Size SAR ADC Array With Dithering, IEEE Journal of Solid-State Circuits, vol. 47, no. 9, pp. 2129-2140, 2012. doi: 10.1109/JSSC.2012.2198350 Crossref Y. Shu, L. Kuo, and T. Lo, An Oversampling SAR ADC With DAC Mismatch Error Shaping Achieving 105 dB SFDR and 101 dB SNDR Over 1 kHz BW in 55 nm CMOS, IEEE Journal of Solid-State Circuits, vol. 51, no. 12, pp. 2928-2940, 2016. doi: 10.1109/JSSC.2016.2592623 Crossref

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0