지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2024.6
- 수록면
- 1,318 - 1,321 (4page)
이용수
초록· 키워드
오류제보하기
We propose a 6 bits 10 MS/s asynchronous loop-unrolled (LU) successive approximation register (SAR) analog-to-digital converter (ADC) with complementary dynamic amplifiers (CDAs). The proposed LU SAR ADC performs comparison operations using both the rising and falling edges of the clock by utilizing CDA. This reduces power consumption of the comparator and clock generator, and halves the number of comparators, thus enhancing the power and area efficiencies. Designed using a 500nm CMOS process, the measured signal-to-noise and distortion ratio (SNDR) and spurious-free dynamic range (SFDR) at 4.77MHz input are 37.8 and 46.5 dB, respectively.
목차
Abstract
Ⅰ. 서론
Ⅱ. 상보 증폭기
Ⅲ. Proposed Loop-Unrolled SAR ADC Architecture
Ⅳ. 결론 및 향후 연구 방향
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A 6b 1.2 GS/s Asynchronous SAR ADC Using Two Comparators
대한전자공학회 학술대회
2019 .11
-
A 2-GS/s 6-bit Single-channel Speculative Loop-unrolled SAR ADC with Low-overhead Comparator Offset Calibration in 28-nm CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2024 .08
-
An 11-bit 160-MS/s Non-binary C-based SAR ADC with a Partially Monotonic Switching Scheme
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2023 .04
-
Power Efficiency향상을 위해 VCM Based Switching 기법과 Asynchronous Clock Generator을 적용한 10bit SAR ADC
대한전자공학회 학술대회
2024 .06
-
An 80 dB Second-order Noise Shaping SAR ADC using Differential Integral Capacitors and Comparator with Voltage Gain Calibration
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .08
-
A 10-bit 10MS/s differential straightforward SAR ADC
IEIE Transactions on Smart Processing & Computing
2015 .06
-
A 6 bits 1 MS/s SAR ADC with a power-efficient Complementary dynamic amplifier
대한전자공학회 학술대회
2024 .06
-
A 12 bit 750 kS/s 0.13 mW Dual-sampling SAR ADC
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .12
-
저전력 37uW 10-bit 모노토닉 축차비교형 아날로그 디지털 변환기
대한전자공학회 학술대회
2023 .06
-
고속동작과 정밀도 향상을 위해 Digital Error Correction을 이용한 10비트 100MS/s Non-binary SAR ADC
대한전자공학회 학술대회
2024 .11
-
IoT 센서에 적합한 저전력 12-bit SAR ADC를 위한 비동기식 클럭 발생회로 및 로직
대한전자공학회 학술대회
2020 .11
-
비교기 입력 오프셋 보상기능이 있는 CMOS 0.18um 공정을 이용한 10 Bit의 SAR ADC
대한전자공학회 학술대회
2016 .11
-
Time-interleaved Noise-shaping SAR ADC based on CIFF Architecture with Redundancy Error Correction Technique
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .10
-
A 4b/cycle Flash-assisted SAR ADC with Comparator Speed-boosting Technique
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .04
-
Design of a 12b SAR ADC for DMPPT Control in a Photovoltaic System
IEIE Transactions on Smart Processing & Computing
2015 .06
-
SAR ADC를 위한 비교기 잡음 제거 방법
대한전자공학회 학술대회
2016 .06
-
오버샘플링과 CIC 필터를 이용한 14-bit 1-kS/s SAR ADC
한국정보기술학회논문지
2024 .10
-
A 10-bit 263 kS/s SAR ADC in 180 nm CMOS with Input Offset Compensation of Comparator
대한전자공학회 학술대회
2017 .01
-
A Two-channel 10b 160 MS/s 28 nm CMOS Asynchronous Pipelined-SAR ADC with Low Channel Mismatch
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .10
-
에너지 소모량과 면적을 개선한 하이브리드 SAR ADC
한국전자파학회논문지
2021 .09
최근 본 자료
댓글(0)
0