메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
안홍준 (충남대학교) 창동진 (충남대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2024년도 대한전자공학회 추계학술대회 논문집
발행연도
2024.11
수록면
253 - 257 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper introduces an 8-bit Successive Approximation Register (SAR) Analog-to-Digital Converter (ADC) operating at 200 MS/s, using a non-binary Capacitive Digital-to-Analog Converter (CDAC) digital error correction (DEC) to address capacitor mismatch and DAC settling issues. The ADC also includes an offset calibration circuit in order to apply it to multi-channel architecture. The prototype ADC is implemented in a 28nm CMOS process with consuming 323.6μW under 1V supply. To verify the offset calibration technique, a 3-channel ADC architecture is designed and FFT analysis shows that offset correction effectively reduces tones at 1/3 of the sampling frequency. The ADC achieves 8.0 ENOB in low-frequency input, and 7.8 ENOB in Nyquist input, which results 7.24-fJ/conv.step figure of merits (FoM).

목차

Abstract
I. 서론
II. 본론
III. 구현
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0