메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Seungheun Song (University of Seoul) Chulkyu Park (University of Seoul) Joongho Choi (University of Seoul)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.19 No.4
발행연도
2019.8
수록면
364 - 372 (9page)
DOI
10.5573/JSTS.2019.19.4.364

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, an 11-bit 50-MS/s analog-todigital converter (ADC) is presented. The sampleand-hold amplifier (SHA) and the first multiplying digital-to-analog converter (MDAC) can be efficiently combined with the proposed operational amplifier and capacitor sharing technique. In addition, the offset voltage and gain error of the operational amplifier can be reduced. The number of flash analog-to-digital converters (FADCs) can be halved by sharing comparators between the adjacent stages. The prototype ADC implemented in a 65-nm CMOS process achieves a signal-to-noise and distortion ratio of 60.7 dB and spurious-free dynamic range of 69.5 dB. The measured differential and integral nonlinearities are within ±0.6 LSB and ±1.1 LSB, respectively. The ADC occupies an active die area of 0.62 ㎟ and consumes 10.8 mW for a supply voltage of 1.2 V. The figure of merit is 242 fJ/conversion-step.
#Opamp-sharing technique #capacitorsharing technique #comparator-sharing technique #auto-zeroing #pipelined ADC

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED ADC ARCHITECTURE USING CIRCUIT-SHARING TECHNIQUES
Ⅲ. CIRCUIT IMPLEMENTATION
Ⅳ. MEASUREMENT RESULTS
Ⅴ. CONCLUSION
REFERENCES

참고문헌 (20)

참고문헌 신청
A. Buchwald, “High-speed time interleaved ADCs,” IEEE Commun. Mag., vol. 54, no. 4, pp. 71-77, Apr. 2016. google schola M. Waltari and K.A.I. Halonen, “1-V 9-bit pipelined switched-opamp ADC,” IEEE J. Solid- State Circuits, vol. 36, no. 1, pp. 129-134, Jan. 2001. google schola H. C. Kim, D. K. Jeong, and W. Kim, A partially switched-opamp technique for high-speed lowpower pipelined analog-to-digital converters, IEEE Trans. Circuits Sys. I, Reg. Papers, vol. 53, no. 4, pp. 795-801, Apr. 2006. google schola Y. J. Kim, H. C. Choi, G. C. Ahn, and S. H. Lee, A 12 bit 50 MS/s CMOS Nyquist A/D Converter with a fully differential class-AB switched opamp, IEEE J. Solid-State Circuits, vol. 45, no. 3, pp. 620-628, Mar. 2010. google schola D. Y. Chang, Design techniques for a pipelined ADC without using a front-end sample-and-hold amplifier, IEEE Trans. Circuits and Syst. I, Reg. Papers, vol. 51, no. 11, pp. 2123-2132, Nov. 2004. google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

8-bit flash ADC 설계
김민철 ,  송인채 대한전자공학회 학술대회 1999 .11
A Low-Voltage Low-Power Opamp-Less 8-bit 1-MS/s Pipelined ADC in 90-nm CMOS Technology
Hamed Abbasizadeh ,  Behnam Samadpoo ,  Rikan 외 3명 IEIE Transactions on Smart Processing & Computing 2014 .12

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2019-569-000961858