지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
2009
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
A Design of High-Speed 1-Bit Full Adder Cell using 0.18 ㎛ CMOS Process
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
0.18 CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계
전기전자학회논문지
2008 .03
새로운 구조의 고속 1비트 전가산기 회로설계
대한전자공학회 학술대회
2009 .07
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing
IEIE Transactions on Smart Processing & Computing
2019 .08
Modified Carry-Increment Adder Design
대한전자공학회 학술대회
2006 .11
Recovered Energy Logic의 Wired-OR 특성을 이용한 16비트 Adder 설계 ( A 16 bit Adder Using Recovered Energy Logic with Wired-OR Property )
대한전자공학회 학술대회
1995 .11
Recovered Energy Logic의 Wired-OR 특성을 이용한 16비트 Adder 설계
대한전자공학회 학술대회
1995 .12
정확도를 높인 Approximate Adder 설계
대한전자공학회 학술대회
2020 .08
새로운 구조의 전가산기 캐리 출력 생성회로
전자공학회논문지-SD
2009 .12
전류 모드 다치 논리 CMOS 회로를 이용한 전가산기 설계
전자공학회논문지-SD
2002 .01
Average propagation delay in a ripple adder
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
새로운 구조의 고속 1비트 전가산기 회로설계
대한전자공학회 학술대회
2009 .07
Novel Pass-transistor Logic based Ultralow Power Variation Resilient CMOS Full Adder
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .04
1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
새로운 저전력 전가산기 회로 설계 ( A Novel Design of a Low Power Full Adder )
전자공학회논문지-SC
2001 .05
High Performance Adder Circuit for the Low Power High Speed DSP
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
0