지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2008
- 발행연도
- 2008.7
- 수록면
- 1,517 - 1,520 (4page)
이용수
초록· 키워드
오류제보하기
With the recent development of portable system such as mobile communication and multimedia. Full adders are important components in applications of digital signal processors and microprocessors. We propose a new full adder with modified version of conventional ratioed logic and pass transistor logic. The proposed adder has the advantages over the conventional logic. The delay time is improved by 17% comparing to the average value and PDP(Power Delay Product) is improved by 19% comparing to the average value. The physical design has been evaluated using HSPICE.
목차
Abstract
1. Introduction
2. Standard Existing Full Adder Cells
3. Full Adder Categorization
4. Simulation Results
5. Conclusion
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
고속동작 가능한 새로운 1-비트 전가산기 설계
대한전자공학회 학술대회
2007 .11
-
새로운 구조의 고속 1비트 전가산기 회로설계
대한전자공학회 학술대회
2009 .07
-
0.18 CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계
전기전자학회논문지
2008 .03
-
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
-
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
-
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
-
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
-
An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing
IEIE Transactions on Smart Processing & Computing
2019 .08
-
Novel Pass-transistor Logic based Ultralow Power Variation Resilient CMOS Full Adder
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .04
-
Recovered Energy Logic의 Wired-OR 특성을 이용한 16비트 Adder 설계 ( A 16 bit Adder Using Recovered Energy Logic with Wired-OR Property )
대한전자공학회 학술대회
1995 .11
-
Recovered Energy Logic의 Wired-OR 특성을 이용한 16비트 Adder 설계
대한전자공학회 학술대회
1995 .12
-
Average propagation delay in a ripple adder
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
-
Modified Carry-Increment Adder Design
대한전자공학회 학술대회
2006 .11
-
정확도를 높인 Approximate Adder 설계
대한전자공학회 학술대회
2020 .08
-
A High-Speed 108-Bit Double Pass-Transistor Logic ( DPL ) Adder
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1996 .01
-
Implementation of Enzyme-Based Half-Adder with Complete Functionality
한국생물공학회 학술대회
2019 .04
-
1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
-
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
-
High-Level Synthesis using Carry-Save-Adders
대한전자공학회 ISOCC
2004 .10
-
Expanding Design Space of Adder Architecture for Better Time-Area Trade-offs
대한전자공학회 ISOCC
2004 .10
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001142313