Recovered Energy Logic의 Wired-OR 특성을 이용한 16비트 Adder 설계

김철우 ,  김수원

대한전자공학회 학술대회

1995 .12

Recovered Energy Logic의 Wired-OR 특성 제안 및 구조 개선 ( Wired-OR Property and Modified Structure of Recovered Energy Logic )

김철우 ,  김성남 ,  황인철 외 1명

전자공학회논문지-A

1996 .08

고속동작 가능한 새로운 1-비트 전가산기 설계

김영운 ,  손위 ,  서해준 외 1명

대한전자공학회 학술대회

2007 .11

Bootstrapped CMOS Differential Logic 기술을 채용한 Near-V_TH Supply에서 동작하는 64-Bit Adder 설계

오재혁 ,  정병화 ,  공배선

대한전자공학회 학술대회

2008 .06

고성능 가산기의 최적화 연구

허석원 ,  김문경 ,  이용주 외 1명

한국통신학회논문지

2004 .05

A Design of High-Speed 1-Bit Full Adder Cell using 0.18 ㎛ CMOS Process

Young-Woon Kim ,  Hae-Jun Seo ,  Tae-Won Cho

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2008 .07

혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구

이병석 ,  이정근 ,  이정아

대한전자공학회 학술대회

2006 .11

1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석

정동호 ,  정태상 ,  유준복

대한전기학회 학술대회 논문집

2000 .11

Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage

Jeong Seok Pa ,  k ,  Juhyun Pa 외 2명

대한전자공학회 학술대회

2017 .01

An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing

Yongtae Kim

IEIE Transactions on Smart Processing & Computing

2019 .08

새로운 구조의 고속 1비트 전가산기 회로설계

김영운 ,  서해준 ,  조태원

대한전자공학회 학술대회

2009 .07

Implementation of Enzyme-Based Half-Adder with Complete Functionality

Jae-Seon ROH ,  Sang-Woo HAN ,  Jong-Shik SHIN

한국생물공학회 학술대회

2019 .04

정확도를 높인 Approximate Adder 설계

이정원 ,  김서진 ,  김유빈 외 2명

대한전자공학회 학술대회

2020 .08

Modified Carry-Increment Adder Design

김용은 ,  이주영 ,  양상훈 외 1명

대한전자공학회 학술대회

2006 .11

A High-Speed 108-Bit Double Pass-Transistor Logic ( DPL ) Adder

Albe ,  to Palacios Pawlovsky ,  Makoto Hanawa 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1996 .01

새로운 동적 CMOS 논리 설계방식을 이용한 고성능 32비트 가산기 설계 ( Design of a High-Speed 32-Bit Adder Using a New Dynamic CMOS Logic )

김강철 ,  한석붕

전자공학회논문지-A

1996 .03

High-Level Synthesis using Carry-Save-Adders

Dongwook Lee ,  Taewhan Kim

대한전자공학회 ISOCC

2004 .10

8 bit CMOS ALU를 위한 Adder설계 ( Design of Adder for 8 bit CMOS ALU )

오경욱 ,  엄우용 ,  이영희

대한전자공학회 학술대회

1995 .01

A Novel Neural Network Adder for Prime Numbers

Ali Massoud Haida ,  Hi ,  oyuki Shi 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2004 .07

일반 counter의 설계 및 테스팅

조광희 ,  홍성제

한국정보과학회 학술발표논문집

1991 .04