지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.11
- 수록면
- 294 - 297 (4page)
이용수
초록· 키워드
오류제보하기
As IC fabrication technologies get into nanometer era, clock routing gradually dominates SOC performance indicated by delay, cost, and power consumption. Moreover, the yield losses of clock tree induced by antenna effect and via failures are the critical problems in DFM. Based on X-architecture routing patterns, we propose a system of X-architecture zero-skew clock tree construction with performance and DFM considerations. The system first constructs an X-clock tree and inserts buffers for reducing delay. To fix the antenna violations in clock tree, jumper insertion and layer assignment techniques are applied. Moreover, redundant vias are placed to improve via yield. Experimental results on benchmarks show that our system can outperform the existing works on delay reduction, power saving, via count,
antenna violation fixing, and double-via insertion rate.
antenna violation fixing, and double-via insertion rate.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROBLEM FORMULATION AND THE PROPOSED X-ARCHITECTURE ZERO-SKEW CLOCK TREE CONSTRUCTION WITH PERFORMANCE AND DFM CONSIDERATIONS
Ⅲ. EXPERIMENTAL RESULTS
Ⅳ. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
새로운 낮은 스큐의 클락 분배망 설계 방법
전자공학회논문지-SD
2004 .05
-
Clock Tree Synthesis 효율화를 위한 pre - layout단계의 clock network 분석 기능의 구현
대한전자공학회 기타 간행물
2001 .11
-
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
Incremental Register Placement for Low Power CTS
대한전자공학회 ISOCC
2009 .11
-
Novel clock tree synthesis using cloning
대한전자공학회 ISOCC
2005 .10
-
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .02
-
Clock Design Techniques Considering Circuit Reliability
대한전자공학회 ISOCC
2011 .11
-
Three-dimensional Pipeline Clock Network Design with Multi-Layer Processor Chip and Multi-Clock VLSI System
대한전자공학회 ISOCC
2013 .11
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
Skew Analysis and Design Methodologies for Improved Performance of Resonant Clocking
대한전자공학회 ISOCC
2009 .11
-
Low Power Clock Distribution
대한전자공학회 학술대회
1997 .01
-
Static Timing Analysis (STA) 기법을 이용한 Clock Tree Synthesis (CTS) 최적화에 관한 연구
대한전기학회 학술대회 논문집
2004 .11
-
Optimization of Board-Level H-Tree Optical Clock Distribution
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
Automatic Clock Jitter Analysis Considering Clock Divider
대한전자공학회 ISOCC
2009 .11
-
최단 경로 알고리즘을 이용한 클락 배선 연구
대한전자공학회 학술대회
2010 .06
-
최단 경로 알고리즘을 이용한 클락 배선 연구
대한전자공학회 학술대회
2010 .06
-
A 4 Clock Cycle 64X64 Multiplier with 60 MHz Clock Frequency
KITE JOURNAL OF ELECTRONICS ENGINEERING
1991 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001489533