지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 165 - 168 (4page)
이용수
초록· 키워드
오류제보하기
Resonant clocking technologies have gained increased attention due to their superiority of clock frequency, power dissipation and variation tolerance. Existing research on resonant standing wave and rotary clocking technologies have improved the tapping wirelength and the balance in the capacitive load. In this paper, a design automation scheme for the skew analysis of standing wave and rotary clocking is presented. The analysis considering capacitive balancing demonstrates the trends in the skew mismatch for both standing wave and rotary clocking technologies (20.56% and 3.05% of the clock signal period), proving the rotary clocking technology to be more favorable for a low skew application.
목차
Abstract
I. INTRODUCTION
II. TECHNICAL BACKGROUND
III. DESIGN AUTOMATION SCHEME
IV. EXPERIMENTAL RESULTS
V. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
새로운 낮은 스큐의 클락 분배망 설계 방법
전자공학회논문지-SD
2004 .05
-
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
Advanced Low-Skew Clock Network Design Method
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
-
LC 공진 클럭 네트워크에서의 멀티 코너 분석
대한전자공학회 학술대회
2015 .11
-
Measurement Scheme for One-Way Delay Variation with Detection and Removal of Clock Skew
[ETRI] ETRI Journal
2010 .12
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
Low Power Clock Distribution
대한전자공학회 학술대회
1997 .01
-
Clock Design Techniques Considering Circuit Reliability
대한전자공학회 ISOCC
2011 .11
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
A 4 Clock Cycle 64X64 Multiplier with 60 MHz Clock Frequency
KITE JOURNAL OF ELECTRONICS ENGINEERING
1991 .01
-
최단 경로 알고리즘을 이용한 클락 배선 연구
대한전자공학회 학술대회
2010 .06
-
최단 경로 알고리즘을 이용한 클락 배선 연구
대한전자공학회 학술대회
2010 .06
-
Automatic Clock Jitter Analysis Considering Clock Divider
대한전자공학회 ISOCC
2009 .11
-
Post-Silicon Tuning Based on Flexible Flip-Flop Timing
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
-
An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .02
-
Post Silicon Management of On-Package Variation Induced 3D Clock Skew
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2012 .06
-
Three-dimensional Pipeline Clock Network Design with Multi-Layer Processor Chip and Multi-Clock VLSI System
대한전자공학회 ISOCC
2013 .11
-
A New Clock Skew Scheduling Methodology for High-Level Power Optimization
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001482529