지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
1. 서론
2. CTS methodology overview
3. Clock network analysis technique
4. Pre - layout CTS estimation using CTC
5. New CTS design flow
6. 실험 결과
6. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Static Timing Analysis (STA) 기법을 이용한 Clock Tree Synthesis (CTS) 최적화에 관한 연구
대한전기학회 학술대회 논문집
2004 .11
Yet Another Clock Layout Synthesis System Based on a New Clustering Method
대한전자공학회 학술대회
1995 .07
Novel clock tree synthesis using cloning
대한전자공학회 ISOCC
2005 .10
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
새로운 낮은 스큐의 클락 분배망 설계 방법
전자공학회논문지-SD
2004 .05
Automatic Clock Jitter Analysis Considering Clock Divider
대한전자공학회 ISOCC
2009 .11
A 4 Clock Cycle 64X64 Multiplier with 60 MHz Clock Frequency
KITE JOURNAL OF ELECTRONICS ENGINEERING
1991 .01
Low Power Clock Distribution
대한전자공학회 학술대회
1997 .01
Clock Design Techniques Considering Circuit Reliability
대한전자공학회 ISOCC
2011 .11
Three-dimensional Pipeline Clock Network Design with Multi-Layer Processor Chip and Multi-Clock VLSI System
대한전자공학회 ISOCC
2013 .11
An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .02
Incremental Register Placement for Low Power CTS
대한전자공학회 ISOCC
2009 .11
저 전력 구조를 갖는 Real - time Clock 설계 구현
대한전자공학회 기타 간행물
2001 .11
Elimination of Clock Jump Effects in Low-Quality Differential GPS Measurements
Journal of Electrical Engineering & Technology
2012 .07
Pulsed-Vdd: Synchronous Circuit Design without Clock Network
대한전자공학회 ISOCC
2013 .11
위성시각을 매개로한 신 개념의 망동기시스템
정보통신설비
2004 .01
0