지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.6
- 수록면
- 539 - 542 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
The clock routing scheme is important for high-performance system designs. This paper proposes a method to build a clock distribution topology towards zero skew based on minimization of the total wire length using shortest path algorithms. The proposed method has shown to yield better results compared to previous techniques in terms of execution time, clock skew and total wire length.
목차
Abstract
Ⅰ. 서론
Ⅱ. 관련 연구
Ⅲ. 제안하는 Clock Routing 방법
Ⅳ. 결과
Ⅴ. 결론 및 향후 연구방향
Ⅵ. Acknowledgement
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
최단 경로 알고리즘을 이용한 클락 배선 연구
대한전자공학회 학술대회
2010 .06
-
새로운 낮은 스큐의 클락 분배망 설계 방법
전자공학회논문지-SD
2004 .05
-
Advanced Low-Skew Clock Network Design Method
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
Skew Analysis and Design Methodologies for Improved Performance of Resonant Clocking
대한전자공학회 ISOCC
2009 .11
-
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
Post-Silicon Tuning Based on Flexible Flip-Flop Timing
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
-
내장된 자체 테스트 기법을 이용한 새로운 다중 클락 회로 테스트 방법론
전자공학회논문지-SD
2002 .07
-
Low Power Clock Distribution
대한전자공학회 학술대회
1997 .01
-
Three-dimensional Pipeline Clock Network Design with Multi-Layer Processor Chip and Multi-Clock VLSI System
대한전자공학회 ISOCC
2013 .11
-
Measurement Scheme for One-Way Delay Variation with Detection and Removal of Clock Skew
[ETRI] ETRI Journal
2010 .12
-
Post Silicon Management of On-Package Variation Induced 3D Clock Skew
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2012 .06
-
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
-
An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .02
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
열 기울기를 고려한 클락 스큐 최소화 기법
전자공학회논문지-SD
2010 .07
-
A New Clock Skew Scheduling Methodology for High-Level Power Optimization
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
고성능 집적회로 설계를 위한 새로운 클락 배선 ( A New Clock Routing Algorithm for High Performance Ics )
전자공학회논문지-C
1999 .11
-
Clock Design Techniques Considering Circuit Reliability
대한전자공학회 ISOCC
2011 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-003169772