Clock Tree Synthesis 효율화를 위한 pre - layout단계의 clock network 분석 기능의 구현

장명수 ,  박주현 ,  윤영남 외 3명

대한전자공학회 기타 간행물

2001 .11

Novel clock tree synthesis using cloning

Kunal Bat ,  a

대한전자공학회 ISOCC

2005 .10

Design Methodology for Static Timing Analysis of Designs including Clock Meshes

Soo-Hyun Kim ,  Chul Rim ,  Myung-Soo Jang 외 2명

대한전자공학회 ISOCC

2006 .10

Yet Another Clock Layout Synthesis System Based on a New Clustering Method

이예열 ,  장명수 ,  송현석 외 1명

대한전자공학회 학술대회

1995 .07

Design of Clock Gears for Low-power Media Bus

Yong-Hwan Lee ,  Hoon-Ju Chung ,  Chang-Gu Rho

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2008 .07

스파인 구조를 갖는 클락 분배 네트워크의 특성 분석

김영찬 ,  김태환

대한전자공학회 학술대회

2015 .11

Incremental Register Placement for Low Power CTS

Jianchao Lu ,  Ba ,  is Taskin

대한전자공학회 ISOCC

2009 .11

이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로

안희선 ,  이순재 ,  박원기 외 2명

대한전자공학회 학술대회

2009 .07

새로운 낮은 스큐의 클락 분배망 설계 방법

이성철 ,  신현철 ,  Hyunchul Shin

전자공학회논문지-SD

2004 .05

안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법

안중현 ,  박대진 ,  조정훈

대한전자공학회 학술대회

2015 .06

Automatic Clock Jitter Analysis Considering Clock Divider

Woojin Jin ,  Moon-su Kim ,  Chan-min Jo 외 2명

대한전자공학회 ISOCC

2009 .11

Design Methodologies for Reliable Clock Networks

Deokjin Joo ,  Minseok Kang ,  Taewhan Kim

Journal of Computing Science and Engineering

2012 .12

A 4 Clock Cycle 64X64 Multiplier with 60 MHz Clock Frequency

Yong Su ,  k Lee

KITE JOURNAL OF ELECTRONICS ENGINEERING

1991 .01

Low Power Clock Distribution

조경록

대한전자공학회 학술대회

1997 .01

An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring

Hyunbean Yi

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2013 .02

An Efficient Synthesis Optimization Methodology in Behavioral Synthesis

Sung-il Hong ,  Eun-Ja Jo ,  Chi-Ho Lin

INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING

2014 .06

Clock Design Techniques Considering Circuit Reliability

Yonghwan Kim ,  Minseok Kang ,  Kyoung-Hwan Lim 외 4명

대한전자공학회 ISOCC

2011 .11

Optimization of Board-Level H-Tree Optical Clock Distribution

Chung-Seok (Andy) Seo ,  Abhijit Chatte ,  jee

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

Elimination of Clock Jump Effects in Low-Quality Differential GPS Measurements

Hee-Sung Kim ,  Hyung-Keun Lee

Journal of Electrical Engineering & Technology

2012 .07

Three-dimensional Pipeline Clock Network Design with Multi-Layer Processor Chip and Multi-Clock VLSI System

Yun Yang

대한전자공학회 ISOCC

2013 .11