CPPSIM을 이용한 동작 레벨에서의 회로 설계 및 검증

한진섭

한국정보통신학회논문지

2008 .05

10-Gb/s Data 통신을 위한 Digitally Adjustable 2.5-㎓ PLL의 CPPSIM 모델링

김정기 ,  신우열 ,  홍기문 외 4명

대한전자공학회 학술대회

2009 .11

Wide-Tracking Range Clock and Data Recovery Circuit의 CPPSIM 모델링

김민오 ,  신우열 ,  홍기문 외 4명

대한전자공학회 학술대회

2009 .11

Multi-Gigabit/s binary link 의 Digital clock and Data Recovery 의 CPPSIM 모델링

김수호 ,  신우열 ,  홍기문 외 4명

대한전자공학회 학술대회

2009 .11

A 5-Gb/s 11.4㎽ Half-Rate CDR in 0.18㎛ CMOS

Taek-Joon An ,  Jin-Ku Kang

대한전자공학회 ISOCC

2013 .11

고속 DRAM를 위한 클락 그리고 데이터 복구 회로

서영석 ,  유창식

대한전자공학회 학술대회

2007 .07

고속 DRAM를 위한 클락 그리고 데이터 복구 회로

서영석 ,  유창식

대한전자공학회 학술대회

2007 .07

CDRS 개발기술평가에 있어서 어려운점과 극복방안

박정규 ,  최태희 ,  허은녕

한국에너지학회 학술발표회

2003 .05

622Mbps급 광 통신망용 버스트모드 클럭/데이터 복원회로 설계

문성용 ,  이성철 ,  문규

전자공학회논문지-SD

2009 .02

1/4-rate 클록을 이용한 이중 보간 방식 기반의 CDR

안희선 ,  박원기 ,  이성철 외 1명

전자공학회논문지-SC

2009 .01

데이터 지연방식의 CDR을 이용한 광 송신기 설계

김경민 ,  강형원 ,  최영완

한국정보통신설비학회 학술대회

2005 .01

이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로

안희선 ,  이순재 ,  박원기 외 2명

대한전자공학회 학술대회

2009 .07

1 Gb/s gated-oscillator burst mode CDR with half-rate clock recovery

Pyung-Su Han ,  Woo-Young Choi

대한전자공학회 ISOCC

2004 .10

고속 직렬 디스플레이 인터페이스를 위한 1/4-rate 클록 데이터 복원회로 설계

정기상 ,  김강직 ,  조성익

전기학회논문지

2011 .02

5.4Gbps/3.24Gbps Dual-rate CDR with Quarter-rate Linear Phase Detector

Jae-Wook Yoo ,  Tae-Ho Kim ,  Kwang-Su Ko 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2009 .07

기준 클럭이 없는 300Mbps ~ 4.0Gbps 클럭 데이터 복원 회로

최시영 ,  정항근

대한전자공학회 학술대회

2008 .05

Pt 기반 CDR 촉매의 반응 평형 연구

김효식 ,  강석환 ,  류재홍 외 1명

한국에너지기후변화학회 학술대회

2015 .06

입력 지터에 강한 순수 디지털 클럭 데이터 복원 및 복호 회로

이찬호

전자공학회논문지

2017 .12

An Asymmetrically-Sampling 10-Gb/s CDR Circuit for Optical Receiver Performance Enhancement

Dae-Hyun Kwon ,  Hyun-Yong Jung ,  Jeong-Min Lee 외 1명

대한전자공학회 학술대회

2017 .01

수동 광 통신망용 버스트모드 클럭/데이터 복원회로 설계

문성용 ,  문규

대한전자공학회 학술대회

2008 .11