지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2007.7
- 수록면
- 797 - 798 (2page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
Using 1/8-rate linear phase detector, 8-Gb/s Clock and data recover circuit is implemented in this paper. The proposed CDR(Clock and Data Recovery) phase detector uses 1/8-rate clock, and ex ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
고속 DRAM를 위한 클락 그리고 데이터 복구 회로
대한전자공학회 학술대회
2007 .07
-
A 5-Gb/s 11.4㎽ Half-Rate CDR in 0.18㎛ CMOS
대한전자공학회 ISOCC
2013 .11
-
5.4Gbps/3.24Gbps Dual-rate CDR with Quarter-rate Linear Phase Detector
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
다중속도의 광신호 추출 및 클락-데이터 복원회로 설계
센서학회지
2003 .01
-
광대역 전디지털 클록 데이터 복원회로 설계
전기학회논문지
2012 .11
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
A CMOS 5.4/3.24-Gbps Dual-Rate CDR with Enhanced Quarter-Rate Linear Phase Detector
[ETRI] ETRI Journal
2011 .10
-
1/8-Rate Phase Detector를 이용한 클록-데이터 복원회로
전자공학회논문지
2014 .01
-
A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort
대한전자공학회 ISOCC
2008 .11
-
기준 클럭이 없는 300Mbps ~ 4.0Gbps 클럭 데이터 복원 회로
대한전자공학회 학술대회
2008 .05
-
Design and analysis of phase detector as mixers for 10Gb/s Clock signal
한국통신학회 학술대회논문집
2003 .11
-
고속 직렬 디스플레이 인터페이스를 위한 1/4-rate 클록 데이터 복원회로 설계
전기학회논문지
2011 .02
-
A 5.4Gbps/3.24Gbps Dual-rate CDR with Strengthened Up/Down Pulse Ratio
대한전자공학회 ISOCC
2009 .11
-
클락-데이터 복원회로를 포한한 5.8-Gb/s 수신단 설계
대한전자공학회 학술대회
2012 .06
-
1 Gb/s gated-oscillator burst mode CDR with half-rate clock recovery
대한전자공학회 ISOCC
2004 .10
-
622Mbps급 광 통신망용 버스트모드 클럭/데이터 복원회로 설계
전자공학회논문지-SD
2009 .02
-
Wide-Tracking Range Clock and Data Recovery Circuit의 CPPSIM 모델링
대한전자공학회 학술대회
2009 .11
-
Well-trimmed 위상검출기를 이용한 클럭 및 데이터 복구회로 설계
대한전자공학회 학술대회
2007 .07
-
1Gb/s gated-oscillator burst mode CDR for half-rate clock recovery
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2004 .12
-
1/4-rate 클록을 이용한 이중 보간 방식 기반의 CDR
전자공학회논문지-SC
2009 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004329730