지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안된 클럭 복원 회로의 구조
Ⅲ. 클럭 복원 회로의 구성
Ⅳ. 모의 실험 과 칩 테스트 결과
Ⅴ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
622Mbps급 광 통신망용 버스트모드 클럭/데이터 복원회로 설계
전자공학회논문지-SD
2009 .02
새로운 구조의 위상 검출기를 갖는 Gbps급 클럭 / 데이터 복원 회로 ( A Giga-bps Clock and Data Recovery Circuit with a new Phase Detector )
한국통신학회논문지
2001 .06
Quarter-Rate Bang-Bang 위상검출기를 사용한 0.18㎛ CMOS 10Gbps CDR 회로 설계
전기전자학회논문지
2009 .06
3.125Gbps Reference-less Clock and Data Recovery using 4X Oversampling
전기전자학회논문지
2006 .07
수동 광 가입자망에서의 위상고정루프를 이용한 버스트모드 클럭/데이터 복원회로
전자공학회논문지-SD
2008 .04
새로운 구조의 적응형 위상 검출기를 갖는 Gbps급 CMOS클럭/데이타 복원 회로
한국통신학회논문지
2002 .10
출력폭 감소 이진 위상검출기를 사용한 클록 데이터 복원 회로
대한전자공학회 학술대회
2011 .04
단일 에지 이진위상검출기를 사용한 저 지터 클록 데이터 복원 회로 설계
전기전자학회논문지
2013 .12
5.4Gbps/3.24Gbps Dual-rate CDR with Quarter-rate Linear Phase Detector
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
수동 광 통신망용 버스트모드 클럭/데이터 복원회로 설계
대한전자공학회 학술대회
2008 .11
1/4-레이트 기법을 이용한 클록 데이터 복원 회로
전자공학회논문지-SD
2008 .02
고속 DRAM를 위한 클락 그리고 데이터 복구 회로
대한전자공학회 학술대회
2007 .07
고속 DRAM를 위한 클락 그리고 데이터 복구 회로
대한전자공학회 학술대회
2007 .07
10Gbps CMOS 클럭/데이터 복원 회로 설계
대한전자공학회 학술대회
2008 .06
A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort
대한전자공학회 ISOCC
2008 .11
입력 지터에 강한 순수 디지털 클럭 데이터 복원 및 복호 회로
전자공학회논문지
2017 .12
다중속도의 광신호 추출 및 클락-데이터 복원회로 설계
센서학회지
2003 .01
Well-trimmed 위상검출기를 이용한 클럭 및 데이터 복구회로 설계
대한전자공학회 학술대회
2007 .07
A 5.4Gbps/3.24Gbps Dual-rate CDR with Strengthened Up/Down Pulse Ratio
대한전자공학회 ISOCC
2009 .11
Well-trimmed 위상검출기를 이용한 클럭 및 데이터 복구회로 설계
대한전자공학회 학술대회
2007 .07
0