메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-SD 電子工學會論文誌 SD編 第46卷 第2號
발행연도
2009.2
수록면
57 - 63 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

2009

622Mbps급 광 통신망용 버스트모드 클럭/데이터 복원회로 설계
문성용 ,  이성철 ,  문규 전자공학회논문지-SD 2009.02 학술저널

2008

수동 광 통신망용 버스트모드 클럭/데이터 복원회로 설계
문성용 ,  문규 대한전자공학회 학술대회 2008.11 학술대회자료

초록· 키워드

오류제보하기
본 논문에서는 빠른 Acquisition time을 갖는 새로운 구조의 수동형 광 통신망에서 쓰이는 버스트 모드 수신기용 622Mbps급 클럭/데이터 복원회로를 제안하고, 이를 구현하였다. 제안된 회로는 CDR(Clock and Data Recovery) 블록과 PLL(Phase Locked Loop) 블록으로 나뉘며, CDR 블록은 클럭이 입력 데이터에 연동되어 지터가 내제된 입력 데이터에도 항상 최적의 샘플링 시점을 갖도록 설계하였다. PLL블록은 Multi-phase generation VCO를 통해 위상이 서로 다른 8개의 클럭을 CDR블록에 제공한다. 제안된 회로는 0.35㎛ CMOS 공정을 이용하여 설계 및 레이아웃을 하였고, 시뮬레이션을 위해 2?-1 PRBS 입력데이터를 사용하였다. 시뮬레이션 결과 Peak-to-Peak 지터는 17ps의 복원된 데이터 지터 특성을 가지며, 입력된 데이터는 손실없이 복원하는 것을 확인하였다.
#Clock and Data Recovery(CDR) #Phase-Locked Loop(PLL) #Burst-mode #jitter #Passive Optical Network(PON)

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 제안된 CDR회로의 구성과 동작원리
Ⅲ. 시뮬레이션 결과
Ⅳ. 결론
참고문헌
저자소개

참고문헌 (8)

참고문헌 신청
1. [학술지(정기간행물)] - 박태성 / 2003 / Technologies for Optical Transceivers for Burst Mode Operation / 전자공학회지 30 (3) : 73 ~ 80 google schola 2. [학술지(정기간행물)] - 기현철 / 2006 / 고속 버스트 모드 광 송신기에 적합한 자동 전력 제어 회로 / 전자공학회논문지 - SD 43 (11) : 98 ~ 104 dbpia 3. [학술지(정기간행물)] - Jae-Wook Lee / 2001 / A Giga-bps Clock and Data Recovery Circuit with a new Phase Detector / 한국통신학회 l26 (6B) : 848 ~ 855 google schola 4. [학술대회논문] - S. Gegaert / 1997 / A skew tolerant CMOS level-based ATM data-recovery system without PLL topology / IEEE 1997 Custom Integrated Circuits Conference : 453 ~ 456 google schola 5. [학술지(정기간행물)] - M. Soyuer / 1993 / A Monolithic 2.3Gb/s 100mW Clock and Dara recovery Circuit in Silicon Bipolar Technology / IEEE J. Solid-State Circuits 28 (12) : 1310 ~ 1313 google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

A 5.4Gbps/3.24Gbps Dual-rate CDR with Strengthened Up/Down Pulse Ratio
Jae-Wook Yoo ,  Dong-Kyun Kim ,  Jin-Ku Kang 대한전자공학회 ISOCC 2009 .11
ESD 설계 마진을 위한 출력드라이버 ESD 내성 연구
김정동 ,  이기두 ,  최윤철 외 2명 전자공학회논문지-SD 2011 .12
디지털 주파수 보정과 지터 제거 기법을 적용한 2.5 Gb/s 버스트 모드 클럭 데이터 복원기
정재훈 ,  정연환 ,  신동호 외 2명 전자공학회논문지 2013 .07
전압제어 선형저항을 이용한 GHz 대역 셀룰러 가변 발진기 네트워크 회로설계
임경원 ,  유영민 ,  안혜민 외 1명 정보 및 제어 논문집 2011 .04
시간정보를 이용한 신개념 비밀번호 보안시스템
임경원 ,  유영민 ,  이장우 외 2명 정보 및 제어 논문집 2011 .04

최근 본 자료

전체보기

댓글(0)

0