지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.5
- 수록면
- 893 - 899 (7page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. CPPSIM의 구성
Ⅲ. Low-Drop Out Voltage Regulator의 동작 레벨 설계와 시뮬레이션
Ⅳ. Digital Phase Locked Loop의 동작 레벨 설계와 시뮬레이션
Ⅴ. 결론
참고문헌
참고문헌 (5)
참고문헌 신청
1. [학술지(정기간행물)] - M. H. Perrott / 2002 / Behavioral simulation of fractional-N frequency synthesizers and other PLL circuits / IEEE Design & Test of Computers 19 : 74 ~ 83
2. [학술지(정기간행물)] - Sai Kit Lau / 2007 / A Low-Dropout Regulator for SoC With Q-Reduction / IEEE J. Solid-State Circuits 42 : 658 ~ 664
3. [학술지(정기간행물)] - Ka Nang Leung / 2001 / Analysis of multistage Amplifier-Frequency Compensation / IEEE Transactions on Circuits and Systems-I 48 : 1041 ~ 1056
4. [학술지(정기간행물)] - T. Olsson / 2004 / A Digitally Controlled PLL for SoC Applications / IEEE J. Solid-State Circuits 39 : 751 ~ 760
5. [학술지(정기간행물)] - Volodymyr Kratyuk / 2007 / A Design Procedure for All-Digital Phase-Locked Loops Based on a Charge-Pump Phase-Locked-Loop Analogy / IEEE Transactions on Circuits and Systems-II 54 : 247 ~ 251
2. [학술지(정기간행물)] - Sai Kit Lau / 2007 / A Low-Dropout Regulator for SoC With Q-Reduction / IEEE J. Solid-State Circuits 42 : 658 ~ 664
3. [학술지(정기간행물)] - Ka Nang Leung / 2001 / Analysis of multistage Amplifier-Frequency Compensation / IEEE Transactions on Circuits and Systems-I 48 : 1041 ~ 1056
4. [학술지(정기간행물)] - T. Olsson / 2004 / A Digitally Controlled PLL for SoC Applications / IEEE J. Solid-State Circuits 39 : 751 ~ 760
5. [학술지(정기간행물)] - Volodymyr Kratyuk / 2007 / A Design Procedure for All-Digital Phase-Locked Loops Based on a Charge-Pump Phase-Locked-Loop Analogy / IEEE Transactions on Circuits and Systems-II 54 : 247 ~ 251
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
CPPSIM을 이용한 All-Digital Clock and Data Recovery의 구현 및 Simulation을 통한 고찰
대한전자공학회 학술대회
2009 .11
-
10-Gb/s Data 통신을 위한 Digitally Adjustable 2.5-㎓ PLL의 CPPSIM 모델링
대한전자공학회 학술대회
2009 .11
-
상위 단계에서의 설계 검증을 위한 회로 추출 시스템
대한전자공학회 학술대회
1990 .11
-
기초회로실험을 통한 여러 가지 회로 설계
대한전자공학회 학술대회
2014 .11
-
Coverage metrics for high-level events in behavioral model verification
한국정보통신학회논문지
2006 .03
-
입출력 전압 레벨이 서로 다른 칩셋간의 통신을 위한 회로 설계에 대한 연구
한국항공우주학회 학술발표회 초록집
2017 .11
-
회로 레벨의 신뢰성 시뮬레이션 및 그 응용 ( Circuit-Level Reliability Simulation and Its Applications )
전자공학회논문지-A
1994 .01
-
보안 회로에 대한 전력분석 공격과 시스템 레벨에서의 대응 회로 설계 기법
전자공학회지
2019 .07
-
Multi-Gigabit/s binary link 의 Digital clock and Data Recovery 의 CPPSIM 모델링
대한전자공학회 학술대회
2009 .11
-
도면정보를 이용한 회로설계 적합성 검증
한국CDE학회 학술발표회 논문집
2015 .08
-
VLSI 설계 검증을 위한 회로 비교기 구현에 관한 연구
한국정보과학회 학술발표논문집
1994 .10
-
회로 설계 검증을 위한 스위치-레벨 이진 결정 다이어그램 ( Switch-Level Binary Decision Diagram ( SLBDD ) for Circuit Design Verification )
전자공학회논문지-C
1999 .05
-
상위 단계에서의 설계 검증을 위한 회로 추출 시스템 ( Circuit Extraction System for Higher-Ievel Design Verification )
대한전자공학회 학술대회
1990 .11
-
SIMULATION OF POWER ELECTRONIC CIRCUITS
ICPE(ISPE)논문집
1998 .10
-
System-On-Panel 적용을 위한 저온 폴리 실리콘 박막 트랜지스터 레벨쉬프터 설계
전자공학회논문지-SD
2006 .02
-
LED 구동회로의 보호회로
대한전자공학회 학술대회
2008 .06
-
다중채널 LED 구동회로의 보호회로 설계
한국조명·전기설비학회 학술대회논문집
2016 .11
-
센서시스템에서의 저전력 비동기 설계를 위한 인터페이싱 회로
한국산업정보학회논문지
2014 .02
-
내장 자가 검사 회로의 설계
대한전자공학회 학술대회
1999 .06
-
온도에 의존하지 않는 전압 감시회로에서의 바이어스 회로의 설계 ( A Design of bias circuit in temperature independent voltage detect circuit )
전자공학회논문지-C
1998 .09
이 논문의 저자 정보
최근 본 자료
댓글(0)
0