지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 157 - 158 (2page)
이용수
초록· 키워드
오류제보하기
A hybrid analog-digital quarter-rate clock and data recovery circuit (CDR) thata chieves a wide-tracking range and excellent frequency and phase tracking resolution is presented in this paper. A split-tuned analog phase-locked loop (PLL) provides eight equally spaced phase ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
광대역 전디지털 클록 데이터 복원회로 설계
전기학회논문지
2012 .11
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
고속 DRAM를 위한 클락 그리고 데이터 복구 회로
대한전자공학회 학술대회
2007 .07
-
고속 DRAM를 위한 클락 그리고 데이터 복구 회로
대한전자공학회 학술대회
2007 .07
-
622Mbps급 광 통신망용 버스트모드 클럭/데이터 복원회로 설계
전자공학회논문지-SD
2009 .02
-
CPPSIM을 이용한 All-Digital Clock and Data Recovery의 구현 및 Simulation을 통한 고찰
대한전자공학회 학술대회
2009 .11
-
A 40 Gb/s Clock and Data Recovery Module with Improved Phase-Locked Loop Circuits
[ETRI] ETRI Journal
2008 .04
-
Design and Characterization of a 10 Gb/s Clock and Data Recovery Circuit Implemented with Phase-Locked Loop
[ETRI] ETRI Journal
1999 .06
-
Design of 2.5Gb/s non-PLL-type All-Digital Clock Recovery Circuit
대한전자공학회 ISOCC
2010 .11
-
5.4Gbps/3.24Gbps Dual-rate CDR with Quarter-rate Linear Phase Detector
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
고속 직렬 디스플레이 인터페이스를 위한 1/4-rate 클록 데이터 복원회로 설계
전기학회논문지
2011 .02
-
Multi-Gigabit/s binary link 의 Digital clock and Data Recovery 의 CPPSIM 모델링
대한전자공학회 학술대회
2009 .11
-
Clock Recovery를 위한 Charge Pump Pll의 설계 ( Design of Charge Pump PLL for Clock Recovery )
대한전자공학회 학술대회
1996 .07
-
Data and Clock Recovery with Digital Phase Alignment Scheme
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
A Design of the PLL for Clock Recovery in MPEG Systems
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
-
입력 지터에 강한 순수 디지털 클럭 데이터 복원 및 복호 회로
전자공학회논문지
2017 .12
-
A New Burst Mode Clock and Data Recovery Circuit
대한전자공학회 ISOCC
2007 .10
-
Variable Rate Clock and Data Recovery Circuit for Biomedical Application
대한전자공학회 ISOCC
2012 .11
-
1.25Gbps Clock/ Data Recovery with a Wide Frequency Tracking
대한전자공학회 ISOCC
2006 .10
-
100Mb/s~3Gb/s 전디지털 클록 데이터 복원회로 설계
대한전자공학회 학술대회
2012 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004003417