지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2017.12
- 수록면
- 59 - 65 (7page)
- DOI
- 10.5573/ieie.2017.54.12.59
이용수
초록· 키워드
오류제보하기
직렬 데이터 수신기는 입력되는 데이터를 복원하기 위해 일반적으로 클록 데이터 복원 회로(CDR)가 필요하다. 대부분의 클록 정보 복원 회로들은 위상 고정 루프(PLL)를 기반으로 한 방식의 설계가 주를 이루고 있다. 본 논문에서는 PLL을 사용하지 않는 합성 가능한 디지털 방식의 클록 데이터 및 전송로 부호(Line code)를 복원하는 회로를 제안한다. 제안하는 회로는 PLL을 사용하지 않고, 시스템에서 사용되는 클록을 이용하여 동작시킬 수 있으며 순수한 HDL만을 이용하여 설계가 가능하고 공정에 관계없이 합성 가능한 소프트 코드로 설계할 수 있다. 제안된 회로 구조는 높은 입력 지터(jitter)를 견딜 수 있으며, PLL을 사용하지 않아 매우 작은 면적을 가지게 되고 다양한 샘플링 주파수를 갖는 경우에도 동작 가능하다. 제안한 회로 구조를 S/PDIF(Sony/Philips Digital Interface Format)를 위한 CDR 회로에 적용하여 Verilog-HDL을 이용하여 설계하고 FPGA를 통해 검증하고 구현하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. CDR 구조
Ⅲ. 실험
Ⅳ. 결론
REFERENCES
참고문헌 (12)
참고문헌 신청
N. Q. Duc “Line coding techniques for baseband digital transmission.” ATR Australian Telecommunication Research Vol. 9 pp. 3-17, 1975
Roland E. Best, Phase locked loops, McGraw-Hill Professional, 2007.
Behzad Razavi, “Challenges in the design of high-speed clock and data recovery circuits.” IEEE Communications magazine pp. 94-101, Aug. 2002.
Yu-Po Cheng, Yen-Long Lee, Ming-Hung Chien and Soon-Jyh Chang, “A 7 Gb/s half-rate clock and data recovery circuit with compact control loop,” 2016 IEEE VLSI-DAT, Hsinchu, Taiwan, Apr. 25-27, 2016.
Tetsuya Iizuka, Satoshi Miura, Yohei Ishizone, Yoshimichi Murakami and Kunihiro Asada, “A true 4-cycle lock reference-less all-digital burst-mode CDR utilizing coarse-fine phase generator with embedded TDC.” 2013 IEEE CICC, San Jose, USA, Sep. 22-25, 2013.
Behzad Razavi, “Challenges in the design of high-speed clock and data recovery circuits.” IEEE Communications magazine pp. 94-101, Aug. 2002.
Yu-Po Cheng, Yen-Long Lee, Ming-Hung Chien and Soon-Jyh Chang, “A 7 Gb/s half-rate clock and data recovery circuit with compact control loop,” 2016 IEEE VLSI-DAT, Hsinchu, Taiwan, Apr. 25-27, 2016.
Tetsuya Iizuka, Satoshi Miura, Yohei Ishizone, Yoshimichi Murakami and Kunihiro Asada, “A true 4-cycle lock reference-less all-digital burst-mode CDR utilizing coarse-fine phase generator with embedded TDC.” 2013 IEEE CICC, San Jose, USA, Sep. 22-25, 2013.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
지연선로 위상 주파수 탐지기 방식의 순수 디지털 CDR 설계
전자공학회논문지
2017 .11
-
기준 클락 없이 동작하는 순수 디지털 클럭 및 데이터 복원 회로 설계
대한전자공학회 학술대회
2023 .06
-
생체 의학 정보 수집이 가능한 실리콘 비드용 가변적인 속도 클록 데이터 복원 회로 설계
한국산업정보학회논문지
2015 .08
-
PLL-based reference-less CDR을 위한 데이터 폭을 측정하는 주파수 검출기
대한전자공학회 학술대회
2015 .11
-
선형 위상 주파수 검출기가 있는 10-Gbps 단일 루프 PLL 기반 CDR
대한전자공학회 학술대회
2021 .06
-
이중 모드의 기준 클록을 사용하지 않는 클록 데이터 복원 회로 알고리즘
전자공학회논문지
2016 .05
-
Sensor Utility Network를 위한 저전력 Burst 클록-데이터 복원 회로를 포함한 클록 시스템
전기전자학회논문지
2019 .09
-
클록 데이터 복원 회로가 없는 보조채널을 이용한 양방향 통신
한국소프트웨어감정평가학회논문지
2018 .01
-
An Asymmetrically-Sampling 10-Gb/s CDR Circuit for Optical Receiver Performance Enhancement
대한전자공학회 학술대회
2017 .01
-
A 1Gbps reference-less clock and data recovery using injection phase locked loop
IDEC Journal of Integrated Circuits and Systems
2018 .07
-
CDR을 사용한 FPGA 기반 분산 임베디드 시스템의 클록 동기화 구현
대한임베디드공학회논문지
2017 .08
-
A 25-Gb/s PAM-4 Baud-rate CDR with High Jitter Tolerance using Shared Sampler Method
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2024 .06
-
32-Gbps PAM-4 Clock and Data Recovery에서 Middle Transition Elimination의 유무에 따른 Jitter 비교
대한전자공학회 학술대회
2024 .06
-
Sensor Utility Network를 위한 저전력 burst 클록-데이터 복원 회로를 포함한 클록 시스템
한국통신학회 학술대회논문집
2019 .06
-
Pt 기반 CDR 촉매의 반응 평형 연구
한국에너지기후변화학회 학술대회
2015 .06
-
S/PDIF 신호의 클록 및 데이터 복원을 위한 주파수 검출기와 전압제어발진기의 연구
대한전자공학회 학술대회
2016 .06
-
거리 측정 시스템의 정밀도 향상을 위한 카운터 회로의 설계
한국정보통신학회논문지
2020 .07
-
2.496Gb/s MIPI M-PHY를 위한 기준 클록이 없는 이중 루프 클록 데이터 복원 회로
한국정보통신학회논문지
2017 .05
-
High-speed Clock and Data Recovery System with Segmented Slew-rate Control Circuit for High-linearity in 65 nm CMOS Process
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .06
-
듀티 사이클 보정이 가능한 멀티 클럭 제너레이터
한국소프트웨어감정평가학회논문지
2018 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2018-569-001676476