메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Jaeik Chun (성균관대학교) Jun Dong Cho (성균관대학교)
저널정보
대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications ICEIC : 2010
발행연도
2010.6
수록면
365 - 368 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
As the technology progresses, chip area and wire length continue to increase, causing increased interconnect delays and power consumption. Integrating several functional chips in 3D stack package leads to innovation of mobile devices. However, stacking of many chips in a 3D package leads to high heat dissipation which can causes time delay and heat failure. Our study of 3D IC thermal solution focuses on interposer. Interposers are adopted for connection of 3D chips and PCB and also used as thermal pass way through PCB. Interposer with dummy thermal via is applicable for advance heat dissipation. In this paper, we suggest cost effective thermal treatment model to reduce delay caused by thermal effect. We use dummy thermal via in interposer at critical hot-spot. The suggested model results in 7.7 percents of delay reduction on the average.

목차

Abstract
Ⅰ. Introduction
Ⅱ. Proposed Architecture, Methodology
Ⅲ. Conclusion
Acknowledgments
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-569-004077517