지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.2
- 수록면
- 44 - 48 (5page)
이용수
초록· 키워드
오류제보하기
가변 stage carry increment adder는 stage가 증가함에 따라 stage에서 계산되는 워드길이를 1비트씩 늘려줄 수 있으므로 속도는 O(√2n)에 근접한다. 하지만 stage의 비트가 늘어남에 따라 stage에 입력되는 캐리의 팬 아웃이 증가하게 되고 이로 인하여 속도가 느려진다. 본 논문에서는 stage의 입력 비트를 증가하여도 팬 아웃이 stage에 관계없이 고정될 수 있는 알고리즘을 제안하고 37비트 덧셈기를 레이아웃하여 시뮬레이션 결과를 비교하였을 때 면적은 40% 늘어나는 것에 비해 덧셈기의 속도가 75% 향상되었다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. Carry-Increment adder
Ⅲ. 팬 아웃이 고정된 Carry Increment adder
Ⅳ. 시뮬레이션 및 비교
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (7)
참고문헌 신청
1. [학술대회논문] - Grad, J. / 2006 / Low power binary addition using carry increment adders, in Circuits and Systems / ISCAS 2006. Proceedings. 2006 IEEE International Symposium : 17 ~ 20
2. [학술대회논문] - Chih-Jen Fang / 2002 / Fast and compact dynamic ripple carry adder design / ASIC, 2002. Proceedings. 2002 IEEE Asia-Pacific Conference : 25 ~ 28
3. [단행본] - Wu-Tung Cheng / 1987 / A minimum test set for multiple fault detection in ripple carry adders / Computers, IEEE Transactions : 891 ~ 895
4. [학술대회논문] - Yu-Ting Pai / 2004 / The fastest carry look ahead adder / Electronic Design, Test and Applications, 2004. DELTA 2004. SecondIEEEInternational Workshop : 434 ~ 436
5. [단행본] - Joonho Lim / 1999 / A 16-bit carry-look ahead adder using reversible energy recovery logic for ultra-low- energy systems / Solid-State Circuits, IEEE Journal : 898 ~ 903
2. [학술대회논문] - Chih-Jen Fang / 2002 / Fast and compact dynamic ripple carry adder design / ASIC, 2002. Proceedings. 2002 IEEE Asia-Pacific Conference : 25 ~ 28
3. [단행본] - Wu-Tung Cheng / 1987 / A minimum test set for multiple fault detection in ripple carry adders / Computers, IEEE Transactions : 891 ~ 895
4. [학술대회논문] - Yu-Ting Pai / 2004 / The fastest carry look ahead adder / Electronic Design, Test and Applications, 2004. DELTA 2004. SecondIEEEInternational Workshop : 434 ~ 436
5. [단행본] - Joonho Lim / 1999 / A 16-bit carry-look ahead adder using reversible energy recovery logic for ultra-low- energy systems / Solid-State Circuits, IEEE Journal : 898 ~ 903
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Modified Carry-Increment Adder Design
대한전자공학회 학술대회
2006 .11
-
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
-
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
-
An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing
IEIE Transactions on Smart Processing & Computing
2019 .08
-
고속동작 가능한 새로운 1-비트 전가산기 설계
대한전자공학회 학술대회
2007 .11
-
High-Level Synthesis using Carry-Save-Adders
대한전자공학회 ISOCC
2004 .10
-
고속 64 비트 CMOS 덧셈기의 구조 및 설계
대한전자공학회 학술대회
1996 .05
-
고정계수 곱셈을 위한 비트패턴 전용덧셈기 설계
한국정보통신학회논문지
2008 .11
-
1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
-
새로운 구조의 고속 1비트 전가산기 회로설계
대한전자공학회 학술대회
2009 .07
-
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
-
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
-
칩 면적이 작고 동작속도가 빠른 32 비트 가산기 설계 및 구현 ( Design and Implementation of a 32 Bit Adder having Fast Performance and Small Size )
대한전자공학회 학술대회
1997 .01
-
Recovered Energy Logic의 Wired-OR 특성을 이용한 16비트 Adder 설계
대한전자공학회 학술대회
1995 .12
-
Recovered Energy Logic의 Wired-OR 특성을 이용한 16비트 Adder 설계 ( A 16 bit Adder Using Recovered Energy Logic with Wired-OR Property )
대한전자공학회 학술대회
1995 .11
-
정확도를 높인 Approximate Adder 설계
대한전자공학회 학술대회
2020 .08
-
A Design of High-Speed 1-Bit Full Adder Cell using 0.18 ㎛ CMOS Process
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
차세대 ASIC 라이브러리를 위한 고속 저전력 조건 선택 덧셈기/뺄셈기의 설계
전자공학회논문지-SD
2000 .11
-
새로운 구조의 고속 1비트 전가산기 회로설계
대한전자공학회 학술대회
2009 .07
-
저전력 기법을 이용한 16비트 ELM 덧셈기의 설계 ( A Design of 16bit ELM adder using Low Power Design Methodology )
대한전자공학회 학술대회
1998 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-016397998