Ling`s Approach를 이용한 Carry Look-ahead adder 설계 및 실현에 관한 연구 ( A Study on the Design of Carry Look-ahead Adder for Ling`s Approach and Implementation )

노희돈 ,  박노경 ,  문대철

한국통신학회 학술대회논문집

1990 .01

고성능 가산기의 최적화 연구

허석원 ,  김문경 ,  이용주 외 1명

한국통신학회논문지

2004 .05

High-Level Synthesis using Carry-Save-Adders

Dongwook Lee ,  Taewhan Kim

대한전자공학회 ISOCC

2004 .10

혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구

이병석 ,  이정근 ,  이정아

대한전자공학회 학술대회

2006 .11

An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing

Yongtae Kim

IEIE Transactions on Smart Processing & Computing

2019 .08

Carry Lookahead를 이용한 BCD 가산기

최종화 ,  유영갑

대한전자공학회 학술대회

2002 .11

정확도를 높인 Approximate Adder 설계

이정원 ,  김서진 ,  김유빈 외 2명

대한전자공학회 학술대회

2020 .08

Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage

Jeong Seok Pa ,  k ,  Juhyun Pa 외 2명

대한전자공학회 학술대회

2017 .01

1V-2.7ns 32b Self-Timed Parallel Carry Look-Ahead Adder With Wave Pipelined Clock Control

임정식 ,  손일헌 ,  조제영 외 1명

대한전자공학회 학술대회

1997 .01

고속동작 가능한 새로운 1-비트 전가산기 설계

김영운 ,  손위 ,  서해준 외 1명

대한전자공학회 학술대회

2007 .11

저전력 Approximate Floating Point Adder 설계

이정원 ,  우지현 ,  이재영 외 2명

대한전자공학회 학술대회

2020 .08

Expanding Design Space of Adder Architecture for Better Time-Area Trade-offs

Jeong-Gun Lee ,  Jeong-A Lee ,  Suk-Jin Kim 외 1명

대한전자공학회 ISOCC

2004 .10

Modified Carry-Increment Adder Design

김용은 ,  이주영 ,  양상훈 외 1명

대한전자공학회 학술대회

2006 .11

일반 counter의 설계 및 테스팅

조광희 ,  홍성제

한국정보과학회 학술발표논문집

1991 .04

A Novel Neural Network Adder for Prime Numbers

Ali Massoud Haida ,  Hi ,  oyuki Shi 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2004 .07

1V , 200MHz 32b Self-Timed Parallel Carry Look-Ahead Adder with Wave Pipelined Clock Control

Jeong Sik Lim ,  Kyoung Ah Chung ,  Il Hun Son

ICVC : International Conference on VLSI and CAD

1997 .01

캐스캐이드 ADDER 회로 설계 및 시뮬레이션에 관한 연구

박경태

한국통신학회 학술대회논문집

2018 .01

A Design of High-Speed 1-Bit Full Adder Cell using 0.18 ㎛ CMOS Process

Young-Woon Kim ,  Hae-Jun Seo ,  Tae-Won Cho

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2008 .07

A Novel binary Adder using the Neural Networks

M. Mo ,  isue ,  H. Koinuma

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1988 .01

Bootstrapped CMOS Differential Logic 기술을 채용한 Near-V_TH Supply에서 동작하는 64-Bit Adder 설계

오재혁 ,  정병화 ,  공배선

대한전자공학회 학술대회

2008 .06