Low-Swing CVSL 전가산기를 이용한 저 전력 8×8 비트 병렬 곱셈기 설계

강장희 ,  김정범

정보 및 제어 논문집

2005 .05

Low-Swing 기술을 이용한 저 전력 CVSL 전가산기 설계

강장희 ,  김정범

전자공학회논문지-SD

2005 .02

An Input Pattern Based Area Reduction Technique for Adder Structures in Low Power Applications

K ,  ashna Nand Mish ,  a 외 2명

대한전자공학회 ISOCC

2006 .10

Low-Swing 기술을 이용한 저 전력 병렬 곱셈기 설계

강장희 ,  김정범

대한전기학회 학술대회 논문집

2003 .11

Low-Swing 기술을 이용한 저 전력 병렬 곱셈기 설계

강장희 ,  김정범

대한전기학회 학술대회 논문집

2003 .11

Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage

Jeong Seok Pa ,  k ,  Juhyun Pa 외 2명

대한전자공학회 학술대회

2017 .01

High Performance Adder Circuit for the Low Power High Speed DSP

Seung Ho Oh ,  Moon Key Lee ,  Yong Moo Kwon 외 1명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1995 .01

고성능 가산기의 최적화 연구

허석원 ,  김문경 ,  이용주 외 1명

한국통신학회논문지

2004 .05

혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구

이병석 ,  이정근 ,  이정아

대한전자공학회 학술대회

2006 .11

An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing

Yongtae Kim

IEIE Transactions on Smart Processing & Computing

2019 .08

저전력 Approximate Floating Point Adder 설계

이정원 ,  우지현 ,  이재영 외 2명

대한전자공학회 학술대회

2020 .08

Low Power Latch-adder Based Multiplier Design

Jin-Fa Lin

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2017 .12

정확도를 높인 Approximate Adder 설계

이정원 ,  김서진 ,  김유빈 외 2명

대한전자공학회 학술대회

2020 .08

고속동작 가능한 새로운 1-비트 전가산기 설계

김영운 ,  손위 ,  서해준 외 1명

대한전자공학회 학술대회

2007 .11

새로운 구조의 고속 1비트 전가산기 회로설계

김영운 ,  서해준 ,  조태원

대한전자공학회 학술대회

2009 .07

새로운 저전력 전가산기 회로 설계 ( A Novel Design of a Low Power Full Adder )

강성태 ,  박성희 ,  조경록 외 1명

전자공학회논문지-SC

2001 .05

High-Level Synthesis using Carry-Save-Adders

Dongwook Lee ,  Taewhan Kim

대한전자공학회 ISOCC

2004 .10

A Novel Neural Network Adder for Prime Numbers

Ali Massoud Haida ,  Hi ,  oyuki Shi 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2004 .07

A Design of High-Speed 1-Bit Full Adder Cell using 0.18 ㎛ CMOS Process

Young-Woon Kim ,  Hae-Jun Seo ,  Tae-Won Cho

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2008 .07

A Novel binary Adder using the Neural Networks

M. Mo ,  isue ,  H. Koinuma

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1988 .01