지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2005.2
- 수록면
- 41 - 48 (8page)
이용수
이 논문의 연구 히스토리 (4)
2005
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문은 기존의 CVSL 전가산기 회로 내부에 Low-Swing 기술의 특성을 갖도록 NMOS 트랜지스터를 추가하여 감소된 출력전압으로 동작하는 CVSL 전가산기를 제안하였다. 또한 제안한 Low-Swing CVSL 전가산기를 이용하여 8×8 병렬 곱셈기를 구성한 후 회로의 성능을 평가하였다. 본 논문에서 제안한 Low-Swing CVSL 전가산기 회로는 13.1%의 전력감소와 14.3%의 전력소모와 지연시간의 곱(power-delay-product) 감소가 이루어졌다. Hynix 0.35㎛ 표준 CMOS 공정을 사용하여 HSPICE로 시뮬레이션하고 그 동작 특성을 검증하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. Low-Swing 기술
Ⅲ. Low-Swing 기술을 이용한 회로설계
Ⅳ. 배치설계 및 시뮬레이션 결과 분석
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (6)
참고문헌 신청
[학술지(정기간행물)] - Neil H. E. Weste / / Principles of CMOS VLSI Design
[학술지(정기간행물)] - A. Rjoub / 1998. / Low-Power Domino Logic Multiplier Using Low-Swing Technique 2 : 45 ~ 48
[학술지(정기간행물)] - Nan Zhuang / 1992.05 / A New Design of the CMOS Full Adder 27 (5) : 840 ~ 844
[학술지(정기간행물)] - Jyh-Ming Wang / July1994. / New Efficient Design for XOR and XNOR Functions on the Transistor Level 29 (7) : 780 ~ 786
[학술지(정기간행물)] - Reto Zimmermann / July1997. / Low-Power Logic Styles : CMOS Versus Pass-Transistor Logic 32 (7) : 1079 ~ 1090
[학술지(정기간행물)] - A. Rjoub / 1998. / Low-Power Domino Logic Multiplier Using Low-Swing Technique 2 : 45 ~ 48
[학술지(정기간행물)] - Nan Zhuang / 1992.05 / A New Design of the CMOS Full Adder 27 (5) : 840 ~ 844
[학술지(정기간행물)] - Jyh-Ming Wang / July1994. / New Efficient Design for XOR and XNOR Functions on the Transistor Level 29 (7) : 780 ~ 786
[학술지(정기간행물)] - Reto Zimmermann / July1997. / Low-Power Logic Styles : CMOS Versus Pass-Transistor Logic 32 (7) : 1079 ~ 1090
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Low-Swing CVSL 전가산기를 이용한 저 전력 8×8 비트 병렬 곱셈기 설계
정보 및 제어 논문집
2005 .05
-
A Low Power CVSL Full Adder Using Low-Swing Technique
대한전자공학회 ISOCC
2005 .10
-
새로운 저전력 전가산기 회로 설계 ( A Novel Design of a Low Power Full Adder )
전자공학회논문지-SC
2001 .05
-
3치 전가산기
대한전자공학회 학술대회
1973 .01
-
전류 모드 다치 논리 CMOS 회로를 이용한 전가산기 설계
전자공학회논문지-SD
2002 .01
-
0.18 CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계
전기전자학회논문지
2008 .03
-
BiCMOS를 이용한 효율적인 고속 전가산기 설계
한국정보과학회 학술발표논문집
1993 .10
-
새로운 구조의 전가산기 캐리 출력 생성회로
전자공학회논문지-SD
2009 .12
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
Low-Swing 기술을 이용한 저 전력 병렬 곱셈기 설계
대한전기학회 학술대회 논문집
2003 .11
-
Low-Swing 기술을 이용한 저 전력 병렬 곱셈기 설계
대한전기학회 학술대회 논문집
2003 .11
-
MOS 전류모드 논리회로를 이용한 저 전력 곱셈기 설계
전기전자학회논문지
2007 .06
-
새로운 구조의 고속 1비트 전가산기 회로설계
대한전자공학회 학술대회
2009 .07
-
다중 입력을 갖는 다치 전가산기의 구현 ( Implementation of Multi-Valued Full Adder with Multi-Input )
대한전자공학회 학술대회
1997 .01
-
삼치전가산기의 구성 ( Construction of a Ternary Full-Adder )
전자공학회지
1974 .02
-
컴퓨터형성 홀로그램을 이용한 전가산기의 광학적구현
한국통신학회 학술대회논문집
1991 .08
-
미세공정상에서 전가산기의 해석 및 비교
대한전기학회 학술대회 논문집
2003 .11
-
미세공정상에서 전가산기의 해석 및 비교
대한전기학회 학술대회 논문집
2003 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014465140