지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.6
- 수록면
- 581 - 582 (2page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
This paper describes novel bootstrapped CMOS differential logic family operating at near-Vth supply voltage. The proposed logic family provides improved switching speed by utilizing voltage bootstrapping for the supply voltage approaching device thresholds. The circuit is configured as differential structure ha ... 전체 초록 보기
목차
Abstract
Ⅰ. 서론
Ⅱ. 제안된 기술
Ⅲ. 비교 및 고찰
Ⅳ. 결론
Acknowledgement
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
-
저 전압 SoC를 위한 문턱전압 근처에서 동작하는 Bootstrapped CMOS Differential Logic Family
대한전자공학회 학술대회
2007 .11
-
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
-
고속동작 가능한 새로운 1-비트 전가산기 설계
대한전자공학회 학술대회
2007 .11
-
A Design of High-Speed 1-Bit Full Adder Cell using 0.18 ㎛ CMOS Process
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
Low-Voltage CMOS Differential Logic Style With Supply Voltage Approaching Device Threshold
대한전자공학회 ISOCC
2012 .11
-
새로운 동적 CMOS 논리 설계방식을 이용한 고성능 32비트 가산기 설계 ( Design of a High-Speed 32-Bit Adder Using a New Dynamic CMOS Logic )
전자공학회논문지-A
1996 .03
-
8 bit CMOS ALU를 위한 Adder설계 ( Design of Adder for 8 bit CMOS ALU )
대한전자공학회 학술대회
1995 .01
-
1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
-
고속 64 비트 CMOS 뎃셈기의 구조 및 설계 ( An Architecture and Design of a Fast 64-bit Static CMOS Adder )
대한전자공학회 학술대회
1996 .01
-
Recovered Energy Logic의 Wired-OR 특성을 이용한 16비트 Adder 설계 ( A 16 bit Adder Using Recovered Energy Logic with Wired-OR Property )
대한전자공학회 학술대회
1995 .11
-
Recovered Energy Logic의 Wired-OR 특성을 이용한 16비트 Adder 설계
대한전자공학회 학술대회
1995 .12
-
A High-Performance Bootstrapped CMOS Driver for Low-Voltage Low-Power SoC
대한전자공학회 ISOCC
2004 .10
-
새로운 구조의 고속 1비트 전가산기 회로설계
대한전자공학회 학술대회
2009 .07
-
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
-
0.18 CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계
전기전자학회논문지
2008 .03
-
고속 64 비트 CMOS 덧셈기의 구조 및 설계
대한전자공학회 학술대회
1996 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2015-560-001034788