CMOS Clockless Wave Pipelined Adder Using Edge-Sensing Completion Detection

Ahn ,  Yong-Sung ,  Kang 외 1명

전기전자학회논문지

2004 .12

1V-2.7ns 32b Self-Timed Parallel Carry Look-Ahead Adder With Wave Pipelined Clock Control

임정식 ,  손일헌 ,  조제영 외 1명

대한전자공학회 학술대회

1997 .01

1V , 200MHz 32b Self-Timed Parallel Carry Look-Ahead Adder with Wave Pipelined Clock Control

Jeong Sik Lim ,  Kyoung Ah Chung ,  Il Hun Son

ICVC : International Conference on VLSI and CAD

1997 .01

FPGA based Asynchronous Pipelined Viterbi Decoder using Two Phase Bundled-Data Protocol

M.Santhi ,  D ,  .G.Lakshmina 외 4명

대한전자공학회 ISOCC

2008 .11

Pipelined ΔΣ 변조기에 적합한 Adder-and-Accumulator (A²C)

이주애 ,  김선호 ,  김대정 외 2명

대한전자공학회 학술대회

2003 .07

고성능 가산기의 최적화 연구

허석원 ,  김문경 ,  이용주 외 1명

한국통신학회논문지

2004 .05

Asynchronous Pipelined TDC with On-Chip Digital Background Calibration in 0.13-㎛ CMOS

Jun-Seok Kim ,  Young-Hun Seo ,  Yunjae Suh 외 1명

대한전자공학회 ISOCC

2012 .11

CCPL을 이용한 고속 및 저전력 16bit pipelined ELM adder 설계 ( A Design of High Speed and Low-power 16bit Pipelined ELM adder using CCPL )

김문수 ,  유범선 ,  강성현 외 2명

대한전자공학회 학술대회

1997 .01

혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구

이병석 ,  이정근 ,  이정아

대한전자공학회 학술대회

2006 .11

Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage

Jeong Seok Pa ,  k ,  Juhyun Pa 외 2명

대한전자공학회 학술대회

2017 .01

An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing

Yongtae Kim

IEIE Transactions on Smart Processing & Computing

2019 .08

정확도를 높인 Approximate Adder 설계

이정원 ,  김서진 ,  김유빈 외 2명

대한전자공학회 학술대회

2020 .08

Edge-Preserving Algorithm for Block Artifact Reduction and Its Pipelined Architecture

T ,  uong Quang Vinh ,  Young-Chul Kim

[ETRI] ETRI Journal

2010 .06

웨이브 파이프라인 클럭 제어에 의한 1V-2.7ns 32비트 자체동기방식 병렬처리 덧셈기의 설계 ( 1V-2.7ns 32b Self-Timed Parallel Carry Look-Ahead Adder with Wave Pipelined Clock Control )

임정식 ,  조제영 ,  손일헌

전자공학회논문지-C

1998 .07

High-Level Synthesis using Carry-Save-Adders

Dongwook Lee ,  Taewhan Kim

대한전자공학회 ISOCC

2004 .10

파이프라인 방식의 버스를 위한 비동기식 주 기억장치의 설계 및 구현 ( Design and Implementation of Asynchronous Memory for Pipelined Bus )

한우종 ,  김수원

전자공학회논문지-B

1994 .11

고속동작 가능한 새로운 1-비트 전가산기 설계

김영운 ,  손위 ,  서해준 외 1명

대한전자공학회 학술대회

2007 .11

A Novel Neural Network Adder for Prime Numbers

Ali Massoud Haida ,  Hi ,  oyuki Shi 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2004 .07

저전압 고속 전류형 Pipelined A/D 변환기의 설계 ( Design of A Low - Voltage and High - Speed Pipelined A/D Converter Using Current - Mode Signals )

박승균 ,  이희덕 ,  한철희

전자공학회논문지-A

1994 .03

AN EXTENDED PIPELINED LOGIC SIMULATOR

Itthichai A ,  ungs ,  isangchai 외 4명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01