지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2004.12
- 수록면
- 161 - 165 (5page)
이용수
초록· 키워드
오류제보하기
본 논문은 CMOS 에지 완료검출 신호를 이용하여 8bit 웨이브파이프라인 덧셈기를 설게하였다. 이 구조는 클럭이 필요 없이 동작한다. 에지감지후 신호완료를 검출하는 알고리즘회로는 센서회로와 래치로 구성되어있다. 제안하는 구조를 이용하여 8bit 덧셈기의 출력이 거의 같은 시간에 만들어 지도록 정렬된다. 시뮬레이션에서 0.35um CMOS 공정을 사용하여 3.3V 공급전압으로 1GHz 동작을 확인하였다.
목차
등록된 정보가 없습니다.
참고문헌 (9)
참고문헌 신청
[학술지(정기간행물)] - I. Sutherland / 1989. / Micropipelines : 720 ~ 738
[학술지(정기간행물)] - Wentai Liu / sep.1994. / A 250MHz Wave pipelined Adder in 2㎛ CMOS journal of solid-state circuits.vol.29 : 1117 ~ 1127
[학술지(정기간행물)] - C. T. Gray,et al / aug.1994. / Timing Constraints for Wave-Pipelined Systems IEEE 13 (8) : 987 ~ 1004
[학술지(정기간행물)] - A. S. Sedra / 1998. / Microelectronic circuits : 1022 ~ 23
[학술지(정기간행물)] - Wayne P. Burleson / Sep.1998. / Wave-Pipelining 6 (3) : 464 ~ 474
[학술지(정기간행물)] - Wentai Liu / sep.1994. / A 250MHz Wave pipelined Adder in 2㎛ CMOS journal of solid-state circuits.vol.29 : 1117 ~ 1127
[학술지(정기간행물)] - C. T. Gray,et al / aug.1994. / Timing Constraints for Wave-Pipelined Systems IEEE 13 (8) : 987 ~ 1004
[학술지(정기간행물)] - A. S. Sedra / 1998. / Microelectronic circuits : 1022 ~ 23
[학술지(정기간행물)] - Wayne P. Burleson / Sep.1998. / Wave-Pipelining 6 (3) : 464 ~ 474
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Asynchronous Wave Pipelined Adder Using Edge-Sensing Completion Detection
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
고속 64 비트 CMOS 덧셈기의 구조 및 설계
대한전자공학회 학술대회
1996 .05
-
고속 64 비트 CMOS 뎃셈기의 구조 및 설계 ( An Architecture and Design of a Fast 64-bit Static CMOS Adder )
대한전자공학회 학술대회
1996 .01
-
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
-
8 bit CMOS ALU를 위한 Adder설계 ( Design of Adder for 8 bit CMOS ALU )
대한전자공학회 학술대회
1995 .01
-
웨이브 파이프라인 클럭 제어에 의한 1V-2.7ns 32비트 자체동기방식 병렬처리 덧셈기의 설계 ( 1V-2.7ns 32b Self-Timed Parallel Carry Look-Ahead Adder with Wave Pipelined Clock Control )
전자공학회논문지-C
1998 .07
-
8-비트 20Ms/s 파이프라인 CMOS 아날로그-디지털 변환기
한국통신학회 학술대회논문집
1999 .07
-
새로운 동적 CMOS 논리 설계방식을 이용한 고성능 32비트 가산기 설계 ( Design of a High-Speed 32-Bit Adder Using a New Dynamic CMOS Logic )
전자공학회논문지-A
1996 .03
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
CMOS회로의 고장 검출을 위한 테스트 생성 알고리즘
대한전자공학회 학술대회
1986 .12
-
CMOS 회로의 고장 검출을 위한 테스트 생성 알고리즘 ( A New Test Generation Algorithm for Detection of Faults in CMOS Circuits )
대한전자공학회 학술대회
1986 .01
-
전압과 전류 출력을 갖는 CMOS 10-bit R-2R D/A 변환기 설계
대한전자공학회 학술대회
2010 .11
-
CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )
전자공학회지
1984 .11
-
Design of an Inverter-based 3rd Order ∆Σ CMOS Modulator using a 1.5 bit Comparator and Analog Adder
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .02
-
10bit 50MS/s CMOS 파이프라인 아날로그-디지털 변환기
대한전자공학회 학술대회
2003 .07
-
1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
-
후각 신호 검출을 위한 CMOS기반 센서 검출 회로
대한전자공학회 학술대회
2011 .06
-
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
-
0.18 CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계
전기전자학회논문지
2008 .03
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-056-001393594