지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Abstract
Ⅰ. 서론
Ⅱ. CDR 회로의 구성과 동작원리
Ⅲ. 설계된 회로의 시뮬레이션 결과
Ⅳ. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
622Mbps급 광 통신망용 버스트모드 클럭/데이터 복원회로 설계
전자공학회논문지-SD
2009 .02
Muxed Oscillator를 이용한 622mbps 버스트모드 클럭/데이터 복원회로
한국통신학회논문지
2003 .08
수동 광 통신망용 버스트모드 클럭/데이터 복원회로 설계
대한전자공학회 학술대회
2008 .11
기준 클럭이 없는 300Mbps ~ 4.0Gbps 클럭 데이터 복원 회로
대한전자공학회 학술대회
2008 .05
저전력 2.496-Gb/s 기준 클럭 없는 클럭 데이터 복원 회로
대한전자공학회 학술대회
2016 .11
디지털 주파수 보정과 지터 제거 기법을 적용한 2.5 Gb/s 버스트 모드 클럭 데이터 복원기
전자공학회논문지
2013 .07
새로운 구조의 적응형 위상 검출기를 갖는 Gbps급 CMOS클럭/데이타 복원 회로
한국통신학회논문지
2002 .10
고속 시리얼 데이터 링크용 클럭 및 데이터 복원회로 설계
대한전자공학회 학술대회
2003 .07
Pulsed-Vdd : 클럭 네트워크가 없는 동기회로 설계
대한전자공학회 학술대회
2013 .07
Quarter-Rate Bang-Bang 위상검출기를 사용한 0.18㎛ CMOS 10Gbps CDR 회로 설계
전기전자학회논문지
2009 .06
입력 지터에 강한 순수 디지털 클럭 데이터 복원 및 복호 회로
전자공학회논문지
2017 .12
100% ASK 수신기를 위한 13.56㎒ RFID Tag용 클럭 복원회로 설계
전자공학회논문지-SD
2008 .11
새로운 구조의 위상 검출기를 갖는 Gbps급 클럭 / 데이터 복원 회로 ( A Giga-bps Clock and Data Recovery Circuit with a new Phase Detector )
한국통신학회논문지
2001 .06
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
서브-하모닉 클럭 사전 인가기법을 이용한 광 버스트/패킷신호의 초고속 클럭 추출
한국통신학회 학술대회논문집
2009 .06
250Mbps 직렬 접속을 위한 클럭 / 데이터의 복구 및 동기 회로 설계 ( Design of 250Mbps Clock / DAta Recovery Circuit for Serial Interface )
대한전자공학회 학술대회
1996 .11
안전하지 않은 I/O핀 노이즈 환경에서 MCU 클럭 보호를 위한 자동 온칩 글리치 프리 백업 클럭 변환 기법
전자공학회논문지
2015 .12
10Gbps CMOS 클럭/데이터 복원 회로 설계
대한전자공학회 학술대회
2008 .06
다중속도의 광신호 추출 및 클락-데이터 복원회로 설계
센서학회지
2003 .01
0