개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE JOUNAL OF SEMICONDUCTOR THCHNOLOGY AND SCIENCE Vol.4 No.4
- 발행연도
- 2004.12
- 수록면
- 275 - 279 (5page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
A new burst mode clock and data recovery circuit is realized that improves the previously-known gated-oscillator technique with half rate clock recovery. The circuit was fabricated with O.25um CMOS technology, and its functions were confirmed up to 1 Gbps.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. GATED-OSCILLATOR CDR
Ⅲ. GATED OSCILLATOR DETAILS AND PROBLEMS WITH HALF RATE CLOCK RECOVERY
Ⅳ. GATED-OSCILLATOR WITH HALF-RATE CLOCK
Ⅴ. PROPOSED HALF RATE CDR
Ⅵ. EXPERIMENTAL RESULTS
ACKNOWLEDGEMENTS
REFERENCES
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
1 Gb/s gated-oscillator burst mode CDR with half-rate clock recovery
대한전자공학회 ISOCC
2004 .10
-
1.25/2.5-Gb/s Dual Bit-Rate Burst-Mode Clock Recovery Circuit Using Gated-Oscillators
대한전자공학회 ISOCC
2005 .10
-
A New Burst Mode Clock and Data Recovery Circuit
대한전자공학회 ISOCC
2007 .10
-
A 5-Gb/s Half-Rate Clock Recovery Circuit
대한전자공학회 ISOCC
2006 .10
-
A 5-Gb/s Half-rate Clock Recovery Circuit in 0.25-μm CMOS Technology
대한전자공학회 ISOCC
2006 .10
-
A 5-Gb/s 11.4㎽ Half-Rate CDR in 0.18㎛ CMOS
대한전자공학회 ISOCC
2013 .11
-
A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort
대한전자공학회 ISOCC
2008 .11
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
Design and Simulation of 622 Mb/s Burst Mode Clock Recovery Circuit Using Digital Logic Devices
한국통신학회 학술대회논문집
2001 .07
-
A 0.18-μm CMOS, 10-Gb/s Injection-Locked Clock and Data Recovery Circuit
대한전자공학회 ISOCC
2007 .10
-
수동 광 통신망용 버스트모드 클럭/데이터 복원회로 설계
대한전자공학회 학술대회
2008 .11
-
고속 DRAM를 위한 클락 그리고 데이터 복구 회로
대한전자공학회 학술대회
2007 .07
-
고속 DRAM를 위한 클락 그리고 데이터 복구 회로
대한전자공학회 학술대회
2007 .07
-
A 1.25-Gb/s Clock and Data Recovery Circuit for Multichannel Application
대한전자공학회 ISOCC
2005 .10
-
Design and Implementation of Open-Loop Clock Recovery Circuit for 39.8 Gb/s and 42.8 Gb/s Dual-Mode Operation
[ETRI] ETRI Journal
2008 .04
-
A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort in 0.18㎛ CMOS
전기전자학회논문지
2010 .04
-
5.4Gbps/3.24Gbps Dual-rate CDR with Quarter-rate Linear Phase Detector
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
100Mb/s~3Gb/s 전디지털 클록 데이터 복원회로 설계
대한전자공학회 학술대회
2012 .11
-
A 1.25Gb/s Clock Recovery Circuit using Half-rate 4X-Oversampling PFD
대한전자공학회 ISOCC
2004 .10
-
A 10-Gb/s Power and Area Efficient Clock and Data Recovery Circuit in 65-㎚ CMOS Technology
대한전자공학회 ISOCC
2012 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
1.25Gb/s Burst-mode CDR with Robustness to Duty Cycle Distortion
Du-ho Kim
,
Pyung-su Han
,
Woo-Young Choi
대한전자공학회 학술대회
2005
.05
고속 시리얼 데이터 링크용 클럭 및 데이터 복원회로 설계
오운택
,
이흥배
,
소병춘
외 2명
대한전자공학회 학술대회
2003
.07
자동 진폭 조절기능을 가진 350uW 3.2㎓ 전압제어 발진기의 설계
김상우
,
박준성
,
부영건
외 2명
대한전자공학회 학술대회
2009
.05
1/4-rate 위상선택방식을 이용한 클록 데이터 복원회로
정기상
,
김강직
,
조성익
전자공학회논문지-SC
2009
.01
A novel 622Mbps burst mode CDR circuit using two-loop switching
Pyung-Su Han
,
Cheon-Oh Lee
,
Woo-Young Choi
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2003
.12
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014416758