메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
신훈 고웅준 (성균관대학교) 김상훈 (성균관대학교) 박세웅 (성균관대학교) 송경석 (성균관대학교) 이미라 (성균관대학교) 김석 (성균관대학교) 전정훈 (성균관대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2012년도 대한전자공학회 하계종합학술대회
발행연도
2012.6
수록면
189 - 192 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
A 5.8-Gb/s receiver circuit for a low-swing ground-referenced signaling system is implemented with a 110-nm CMOS technology. The data path of the implemented receiver comprises a level shifter, an equalizer, a sampler and a deserializer. A 2.9GHz clock is recovered from input data streams by a PLL-based CDR with an external reference clock. The equalizer which has a maximum peaking gain of 16dB improves voltage margin. The CDR controls the PI which can adjust the phase of the sampling clock with 1/32 UI resolution and ±0.25 DNL.

목차

Abstract
Ⅰ. 서론
Ⅱ. 수신단의 전체 구성
Ⅲ. 회로 세부 설명
Ⅳ. 구현 및 시뮬레이션 결과
Ⅴ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0