지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. Introduction
Ⅱ. SBM phase detector
Ⅲ. DBM phase detector
Ⅳ. Conclusions
Ⅴ. Reference
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
고속 DRAM를 위한 클락 그리고 데이터 복구 회로
대한전자공학회 학술대회
2007 .07
고속 DRAM를 위한 클락 그리고 데이터 복구 회로
대한전자공학회 학술대회
2007 .07
Design and Implementation of Open-Loop Clock Recovery Circuit for 39.8 Gb/s and 42.8 Gb/s Dual-Mode Operation
[ETRI] ETRI Journal
2008 .04
40 Gb/s 클럭 추출 회로 설계
한국통신학회 학술대회논문집
2002 .11
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
A 5-Gb/s Half-Rate Clock Recovery Circuit
대한전자공학회 ISOCC
2006 .10
1.5Gb/s~6Gb/s 클록 주파수 체배기를 사용한 광대역 클록 및 데이터 복원 회로
대한전자공학회 학술대회
2013 .07
Design and Characterization of a 10 Gb/s Clock and Data Recovery Circuit Implemented with Phase-Locked Loop
[ETRI] ETRI Journal
1999 .06
A 40 Gb/s Clock and Data Recovery Module with Improved Phase-Locked Loop Circuits
[ETRI] ETRI Journal
2008 .04
100Gb/s ( 10Gb/s x 10채널 ) 신호의 단일모드 광섬유 전송 ( Transmission of 100Gb/s ( 10Gb/s x 10channels ) signals using single mode fiber )
한국통신학회 기타 간행물
1997 .01
100Gb/s ( 10Gb/s×10채널 ) 신호의 단일모드 광섬유 전송 ( Transmission of 100Gb/s ( 10Gb/s x 10channels ) signals using Single Mode Fiber )
대한전자공학회 기타 간행물
1997 .01
A 1.25-Gb/s Clock and Data Recovery Circuit for Multichannel Application
대한전자공학회 ISOCC
2005 .10
10 Gb/s 광전송 시스템 설계
대한전자공학회 학술대회
1996 .11
10 Gb/s 광전송 시스템 설계 ( Design of a 10Gb/s Optical Transmission System )
대한전자공학회 학술대회
1996 .11
A 5-Gb/s Half-rate Clock Recovery Circuit in 0.25-μm CMOS Technology
대한전자공학회 ISOCC
2006 .10
100Gb/s ( 10Gb/s × 10채널 ) 신호의 180km 분산천이 광섬유 전송실험 ( Transmission of 100Gb/s ( 10Gb/s × 10channels ) Signals over 180km of Dispersion-Shifted Fiber )
한국통신학회 광전자공학 학술회의
1997 .01
A 3.4 Gbs Clock Data Recovery for HDMI
대한전자공학회 ISOCC
2012 .11
All-Optical Clock Signal Extraction from Non-Return-to-Zero Signal for Optical Clock Recovery
OPTOELECTRONICS & COMMUNICATIONS CONFERENCE
1997 .01
Design of 2.5Gb/s non-PLL-type All-Digital Clock Recovery Circuit
대한전자공학회 ISOCC
2010 .11
0