지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 17 - 18 (2page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
This paper describes the high-performance 8-bit and 16-bit modified Booth multipliers with pipelines. In order to implement the optimally pipelined multipliers, many kinds of experimen ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Modified Booth 곱셈기를 위한 고성능 파이프라인 구조
전자공학회논문지-SD
2009 .12
-
Lower Power Booth Multiplier
대한전자공학회 학술대회
1998 .01
-
A Study on Multiplier Architecture Optimized for 32-bit Processor with 3-Stage Pipeline
대한전자공학회 ISOCC
2004 .10
-
수정된 Booth 알고리즘을 이용한 고속 직병렬 곱셈기의 설계
전기학회논문지
1996 .08
-
오차범위 분석을 통한 고정길이 modified Booth 곱셈기의 최대오차 감소
전자공학회논문지-SD
2005 .10
-
저전력 바이패싱 Booth 곱셈기 설계
한국산업정보학회논문지
2013 .10
-
저전력 설계를 위한 절단된 Booth 곱셈기 구조 ( A Truncated Booth Multiplier Architecture for Low Power Design )
전자공학회논문지-SD
2000 .09
-
A Low-Power Booth Multiplier Using Data Partitioning
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
32X32 Booth Multiplier Capable of the Parallel Computations of 32 , 16 , 8 Bit Multimedia Data
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
새로운 복합모드로직과 사인선택 Booth 인코더를 이용한 고성능 32×32 bit 곱셈기의 설계 ( Design of a high performance 32×32-bit multiplier based on novel compound mode logic and sign select Booth encoder )
전자공학회논문지-SD
2001 .03
-
Booth 인코더 출력을 이용한 저오차 고정길이 modified Booth 곱셈기 설계
한국통신학회논문지
2004 .02
-
전류모드 CMOS 다치 논리회로를 이용한 32×32-Bit Modified Booth 곱셈기 설계
전자공학회논문지-SD
2003 .12
-
32비트 3단 파이프라인을 가진 RISC 프로세서에 최적화된 Multiplier 구조에 관한 연구
전자공학회논문지-SD
2004 .11
-
Modular Multipliers Based on a Modified Booth Recoding Method with Signed-Digit Number Representation
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
Multiplier 합성
대한전자공학회 기타 간행물
1992 .01
-
3직 Rate Multiplier의 설계 ( On the Design Methods of Ternary Rate Multiplier )
한국통신학회지(정보와통신)
1981 .01
-
2의 보수 Bit Sequential Multiplier 의 설계 ( Design of a Two`s Complement Bit Sequential Multiplier )
대한전자공학회 학술대회
1985 .01
-
저전력 디지털 신호처리 응용을 위한 작은 오차를 갖는 절사형 Booth 승산기 설계
한국정보통신학회논문지
2002 .04
-
A POWER MINIMIZATION TECHNIQUE IN A 54 x 54 BIT MULTIPLIER
ICVC : International Conference on VLSI and CAD
1995 .01
-
Design of an 32 bit Asynchronous Multiplier
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
저복잡도 디지트병렬/비트직렬 다항식기저 곱셈기
조용석
한국통신학회논문지
2010
.04
임베디드 장비 상에서의 공개키 기반 암호를 위한 다중 곱셈기 최신 연구 동향
서화정
,
김호원
정보보호학회논문지
2012
.10
공간 효율적인 GF(2m)상의 파워썸-곱셈기
이원호
,
류권열
,
유기영
한국멀티미디어학회 학술발표논문집
2005
.05
삼항 기약다항식 기반의 저면적 Shifted Polynomial Basis 비트-병렬 곱셈기
장남수
,
김창한
정보보호학회논문지
2010
.10
양자 나눗셈기와 곱셈기 설계
김현주
,
박소영
,
최병수
대한전자공학회 학술대회
2010
.06
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004002723