Lower Power Booth Multiplier

김진혁 ,  이준성 ,  조준동

대한전자공학회 학술대회

1998 .01

RB 연산과 Booth Recoding을 이용한 새로운 복소수 승산 알고리듬

김호하 ,  신경욱

대한전자공학회 학술대회

1997 .06

RB 연산과 Booth Recoding을 이용한 새로운 복소수 승산 알고리듬 ( A New Algorithm for Complex-Number Multiplication Using RB Arithmetic and Booth Recoding )

김호하 ,  신경욱

대한전자공학회 학술대회

1997 .07

파이프라인 기법을 이용한 고성능 modified Booth 곱셈기 설계

김수진 ,  조경순

대한전자공학회 학술대회

2009 .11

Implementation of Hopfield Network with Sign-Digit Multiplier

Kazuo Sato ,  Hi ,  oomi Hikawa 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1997 .01

A Low-Power Booth Multiplier Using Data Partitioning

Jong Su Pa ,  k ,  Jinsang Kim 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

수정된 Booth 알고리즘을 이용한 고속 직병렬 곱셈기의 설계

李範燁 ,  金秉寬 ,  鄭德鎭

전기학회논문지

1996 .08

저전력 설계를 위한 절단된 Booth 곱셈기 구조 ( A Truncated Booth Multiplier Architecture for Low Power Design )

이광현 ,  임종석

전자공학회논문지-SD

2000 .09

CSA를 이용한 Booth-recording적용 16x16-bit High-radix 승산기의 구현과 분석

최정필 ,  한강룡 ,  정회균 외 2명

한국정보기술응용학회 학술대회

2001 .01

Modified Booth 곱셈기를 위한 고성능 파이프라인 구조

김수진 ,  조경순

전자공학회논문지-SD

2009 .12

오차범위 분석을 통한 고정길이 modified Booth 곱셈기의 최대오차 감소

조경주 ,  정진균

전자공학회논문지-SD

2005 .10

저전력 바이패싱 Booth 곱셈기 설계

안종훈 ,  최성림 ,  남병규

한국산업정보학회논문지

2013 .10

Booth 인코더 출력을 이용한 저오차 고정길이 modified Booth 곱셈기 설계

조경주 ,  김원관 ,  정진균

한국통신학회논문지

2004 .02

An Area-Efficient GF(2^m) MSD Multiplier based on an MSB Multiplier for Elliptic Curve LSI

Ryuta Na ,  a ,  Kazuno 외 3명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07

Differential Power Analysis on Countermeasures Using Binary Signed Digit Representations

Tae Hyun Kim ,  Dong-Guk Han ,  Katsuyuki Okeya 외 1명

[ETRI] ETRI Journal

2007 .10

32X32 Booth Multiplier Capable of the Parallel Computations of 32 , 16 , 8 Bit Multimedia Data

Jung Hyun Choi ,  Jae Hee You

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

새로운 복합모드로직과 사인선택 Booth 인코더를 이용한 고성능 32×32 bit 곱셈기의 설계 ( Design of a high performance 32×32-bit multiplier based on novel compound mode logic and sign select Booth encoder )

김진화 ,  송민규

전자공학회논문지-SD

2001 .03

공개열쇠 암호체제를 위한 Fast Modular Multiplier 연구 ( A Study on Fast Modular Multiplier for Public Key Cryptography )

이선복 ,  한선경 ,  유영갑

한국통신학회 학술대회논문집

1990 .01

Radix-4 Booth Recoding과 RB 연산을 이용한 새로운 복소수 승산 알고리듬 및 10-bit CMAC 코어 설계 ( A New Complex-Number Multiplication Algorithm using Radix-4 Booth Recoding and RB Arithmetic , and a 10-bit CMAC Core Design )

김호하 ,  신경욱

전자공학회논문지-C

1998 .09

NAF와 타입 Ⅱ 최적정규기저를 이용한 GF(2ⁿ) 상의 효율적인 지수승 연산

권순학 ,  고병환 ,  구남훈 외 1명

한국통신학회논문지

2009 .01