파이프라인 기법을 이용한 고성능 modified Booth 곱셈기 설계

김수진 ,  조경순

대한전자공학회 학술대회

2009 .11

An Implementation of the 8bit Pipeline RISC Processor

Kang Hyeon RHEE

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

Design & Verification of 16 Bit RISC Processor

Seung Pyo Jung ,  Jingzhe Xu ,  Donghoon Lee 외 4명

대한전자공학회 ISOCC

2008 .11

삼각함수 계산을 위한 Pipeline Processor Stage의 설계 최적화 사례 ( Design Optimization of Pipeline Processor Stages for Trigonometric Computing )

남현숙 ,  유영갑

대한전자공학회 학술대회

1997 .01

A Design of Prototype Low Energy Processor by Variable Stages Pipeline Technique

Yuji ICHIKAWA ,  Takahi ,  o SASAKI 외 4명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

2의 보수 Bit Sequential Multiplier 의 설계 ( Design of a Two`s Complement Bit Sequential Multiplier )

이정근 ,  임인칠

대한전자공학회 학술대회

1985 .01

High Performance Digital Neural Processor and Its Three Level Pipeline Processor Array

Jong Moon Kim ,  Yoon Seon Song

ICVC : International Conference on VLSI and CAD

1995 .01

32비트 3단 파이프라인을 가진 RISC 프로세서에 최적화된 Multiplier 구조에 관한 연구

정근영 ,  박주성 ,  김석찬

전자공학회논문지-SD

2004 .11

Design of an 32 bit Asynchronous Multiplier

Tae Hack Lee ,  Hoon Mo Yang ,  Seung Il Sohn 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

개선된 Pipeline과 기능 블록을 가진 ARM7 Processor 설계

조현우 ,  허경철 ,  박주성

대한전자공학회 학술대회

2008 .06

개선된 Pipeline과 기능 블록을 가진 ARM7 Processor 설계

조현우 ,  허경철 ,  박주성

대한전자공학회 학술대회

2008 .06

A POWER MINIMIZATION TECHNIQUE IN A 54 x 54 BIT MULTIPLIER

Min Kyu Song ,  Kunihi ,  o Asada

ICVC : International Conference on VLSI and CAD

1995 .01

2의 보수 Bit Sequential Multiplier의 設計

李廷根 ,  林寅七

대한전자공학회 학술대회

1985 .06

Pipeline 유전자 알고리즘 프로세서(GAP)의

김태훈 ,  이동욱 ,  이홍기 외 1명

한국지능시스템학회 학술발표 논문집

2002 .12

32Bit Floating-Point Processor의 설계에 관한 연구 ( A Study on the Design of the 32-Bit Floating-Point Processor )

이건 ,  김덕진

전자공학회지

1983 .07

16 비트 RISC 프로세서 설계 및 검증

정승표 ,  송승원 ,  이동훈 외 3명

대한전자공학회 학술대회

2008 .06

2단 파이프라인 구조를 갖으며 파이프라인 해저드가 없는 16 bit 고정소수점 DSP 프로세서의 설계

김준영 ,  김종은 ,  최성혁 외 4명

한국통신학회 학술대회논문집

1999 .11

Optimization of ARIA Block-Cipher Algorithm for Embedded Systems with 16-bits Processors

Lee ,  Wan Yeon ,  Choi 외 1명

International journal of internet, broadcasting and communication : IJIBC

2016 .01

Design of a High-performance 24-Bit Digital Signal Processor

Chang Hee Jang

KITE JOURNAL OF ELECTRONICS ENGINEERING

1996 .01

A processor with an improved ARM7 core and peripherals

Hyunwoo Cho ,  Kyungchol Huh ,  Seungwon Song 외 5명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07