전류모드 CMOS 4치 논리회로를 이용한 고성능 곱셈기 설계

김종수 ,  김정범

전기전자학회논문지

2005 .07

멤리스터-CMOS 기반의 재구성 가능한 곱셈기 구조

박병석 ,  이상진 ,  장영조 외 2명

전자공학회논문지

2014 .10

저전력 바이패싱 Booth 곱셈기 설계

안종훈 ,  최성림 ,  남병규

한국산업정보학회논문지

2013 .10

Modified Booth 곱셈기를 위한 고성능 파이프라인 구조

김수진 ,  조경순

전자공학회논문지-SD

2009 .12

입력 데이터 분할을 이용한 저전력 부스 곱셈기 설계

박종수 ,  김진상 ,  조원경

한국통신학회논문지

2005 .11

System-On-Panel을 위한 다치 논리 곱셈기 설계

홍문표 ,  정주영

전자공학회논문지-SD

2007 .02

인접블록의 움직임벡터를 이용한 고속 움직임추정 방식

소현호 ,  김진상 ,  조원경 외 2명

한국통신학회논문지

2005 .12

LSB 우선 비트직렬 정규기저 곱셈기의 하드웨어 구현

조용석

한국정보기술학회논문지

2013 .01

신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )

김태훈 ,  정호선 ,  이우일

대한전자공학회 학술대회

1989 .07

Standard Basis를 기반으로 하는 유한체내 고속 GF(2^m) 곱셈기 설계

최성수 ,  이영규 ,  박민경 외 1명

대한전자공학회 학술대회

1999 .06

오차범위 분석을 통한 고정길이 modified Booth 곱셈기의 최대오차 감소

조경주 ,  정진균

전자공학회논문지-SD

2005 .10

유한체 상에서의 효과적인 직렬 곱셈기의 설계

권순학 ,  류희수

한국통신학회논문지

2002 .11

저전력 설계를 위한 절단된 Booth 곱셈기 구조 ( A Truncated Booth Multiplier Architecture for Low Power Design )

이광현 ,  임종석

전자공학회논문지-SD

2000 .09

전자회로의 입력신호 제어용 곱셈연산기 개발

김종호 ,  장홍기 ,  권대식 외 1명

한국항행학회논문지

2018 .01

파이프라인 기법을 이용한 고성능 modified Booth 곱셈기 설계

김수진 ,  조경순

대한전자공학회 학술대회

2009 .11

MOS 전류모드 논리회로를 이용한 저 전력 곱셈기 설계

이윤상 ,  김정범

전기전자학회논문지

2007 .06

CMOS 아날로그 전류모드 곱셈기의 선형성과 동적범위 향상을 위한 회로설계 기법에 관한 연구

Daniel Lee ,  박소연 ,  노태민 외 2명

한국전자통신학회 논문지

2020 .01

삼항 기약다항식을 위한 효율적인 Shifted Polynomial Basis 비트-병렬 곱셈기

장남수 ,  김창한 ,  홍석희 외 1명

정보보호학회논문지

2009 .04

저오차 고정길이 그룹 CSD 곱셈기 설계

김용은 ,  조경주 ,  정진균

전자공학회논문지-SD

2009 .09