신경 회로망의 개념을 이용한 16 * 16비트 곱셈기 설계 ( Implementation of 16 * 16 bit multiplier using of the conception of neural networks )

김태훈 ,  정호선

대한전자공학회 학술대회

1989 .11

신경 회로망 개념을 이용한 32-bit 부동소수점 곱셈기 설계

이상진 ,  정호선

한국통신학회 학술대회논문집

1989 .11

32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )

김영민 ,  조진호

전자공학회논문지-B

1994 .10

기약인 all-one 다항식에 의해 정의된 GF(2^m)에서의 효율적인 비트-병렬 곱셈기

장구영 ,  박선미 ,  홍도원

전자공학회논문지-TC

2006 .07

유한체 상에서의 효과적인 직렬 곱셈기의 설계

권순학 ,  류희수

한국통신학회논문지

2002 .11

32 비트 정수형 고속 병렬 곱셈기 구조 ( A structure for High Speed 32-bit Parallel Integer Multiplier )

송홍종 ,  김영민

대한전자공학회 학술대회

1993 .11

32 비트 정수형 고속 병렬 곱셈기 구조

송홍종 ,  김영민

대한전자공학회 학술대회

1993 .11

LSB 우선 비트직렬 정규기저 곱셈기의 하드웨어 구현

조용석

한국정보기술학회논문지

2013 .01

저전력 회로를 이용한 12 bit 병렬곱셈기

金鎭貞 ,  鄭德鎭

전기학회논문지

1998 .12

저전압 / 고속 8-bit 곱셈기의 설계

기훈재 ,  백우현 ,  김수원

대한전자공학회 학술대회

1995 .12

저전압 / 고속 8-bit 곱셈기의 설계 ( A Design of High Speed 8-bit Multiplier for Low Voltage Application )

기훈재 ,  백우현 ,  김수원

대한전자공학회 학술대회

1995 .11

RSA 암호화 프로세서에 최적화한 32비트 곱셈기 설계

문상국

한국정보통신학회논문지

2009 .01

저오차 고정길이 그룹 CSD 곱셈기 설계

김용은 ,  조경주 ,  정진균

전자공학회논문지-SD

2009 .09

다항식기저를 이용한 GF(2^m) 상의 디지트병렬/비트직렬 곱셈기

조용석

한국통신학회논문지

2008 .11

개선된 모듈러 어레이 방법을 이용한 64 비트 곱셈기의 구조 ( A 64×64Bit Multiplier Architecture With A Modified Modular Array Method )

송민규 ,  이희준 ,  박호철 외 1명

대한전자공학회 학술대회

1992 .07

개선된 모듈러 어레이 방법을 이용한 64 비트 곱셈기의 구조

송민규 ,  이희준 ,  박호철 외 1명

대한전자공학회 학술대회

1992 .06

유한체 GF(2^m)상의 비트-병렬 곱셈기의 설계

성현경

한국정보통신학회논문지

2008 .07

고정길이 그룹 CSD 곱셈기 설계 및 FFT 응용

장인걸 ,  전창하 ,  이재경 외 1명

대한전자공학회 학술대회

2009 .05

고속 4 : 2 컴프레서를 사용한 16 x 16 비트 병렬곱셈기 구조 ( A 16 x 16 bit Parallel Multiplier Architecture using High Speed 4 : 2 Compressor )

진용선 ,  정정화

한국통신학회논문지

2000 .06

32 비트 RlSC/DSP 프로세서를 위한 17비트 × 17비트 곱셈기의 설계

박종환 ,  문상국 ,  홍종욱 외 2명

대한전자공학회 학술대회

1999 .06