지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2007.2
- 수록면
- 104 - 112 (9page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 저온 다결정 실리콘 공정에서 얻어지는 박막트랜지스터를 이용하여 7×7 병렬처리 곱셈기를 설계하였다. 7개의 부분곱은 Folding 회로를 기본으로 설계된 다치 논리 회로(7-3 Compressor)와 3-2 Compressor를 통해 2비트로 출력되어 Carry Propagating Adder로 전달되는 구조를 통해 Carry전달 지연을 최소화하여 연산속도를 향상시켰다. 그리고 전류모드로 동작하는 곱셈기에서 사용되는 전류원을 부분적으로 차단함으로써 전력소모를 감소시켰다. HSPICE 시뮬레이션 과정을 통해 제안된 곱셈기는 Wallace Tree 곱셈기에 비해 PDP(Power Delay Product)가 23%, EDP(Energy Delay Product)가 59%, 연산속도가 47% 향상됨을 확인하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (9)
참고문헌 신청
1. [학술지(정기간행물)] - / 2005 / A Novel Integrated DC-DC Converter Using LTPS TFT : 1442 ~ 1445
2. [학술지(정기간행물)] - / 2005 / Invited Paper: Low-Power System-on-Glass LCD Technologies : 1434 ~ 1437
3. [학술지(정기간행물)] - / 2006 / System Interface for SoG in LTPS TFT Process : 1791 ~ 1794
4. [학술지(정기간행물)] - / 2006 / [Invited] SLS Crystallized Poly-Si TFT Technology : 501 ~ 504
5. [학술지(정기간행물)] - / 2006 / Device Design Considerations and Uniformity Improvement for Low-Temperature Poly-Si TFTs Fabricated by Sequential Lateral Solidification Technology : 509 ~ 512
2. [학술지(정기간행물)] - / 2005 / Invited Paper: Low-Power System-on-Glass LCD Technologies : 1434 ~ 1437
3. [학술지(정기간행물)] - / 2006 / System Interface for SoG in LTPS TFT Process : 1791 ~ 1794
4. [학술지(정기간행물)] - / 2006 / [Invited] SLS Crystallized Poly-Si TFT Technology : 501 ~ 504
5. [학술지(정기간행물)] - / 2006 / Device Design Considerations and Uniformity Improvement for Low-Temperature Poly-Si TFTs Fabricated by Sequential Lateral Solidification Technology : 509 ~ 512
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
전류모드 CMOS 다치 논리회로를 이용한 32×32-Bit Modified Booth 곱셈기 설계
전자공학회논문지-SD
2003 .12
-
새로운 4-2 compressor와 P channel OR회로를 이용한 54×54-b 곱셈기의 설계
대한전자공학회 학술대회
1997 .11
-
새로운 4-2 Compressor와 P Channel OR회로를 이용한 54X54-b 곱셈기의 설계 ( The Design of 54X54-b Multiplier using the New Type 4-2 Compressor and P channel OR Circuit )
대한전자공학회 학술대회
1997 .11
-
전류모드 CMOS 4치 논리회로를 이용한 고성능 곱셈기 설계
전기전자학회논문지
2005 .07
-
LSB 우선 비트직렬 정규기저 곱셈기의 하드웨어 구현
한국정보기술학회논문지
2013 .01
-
Standard Basis를 기반으로 하는 유한체내 고속 GF(2m) 곱셈기 설계
대한전자공학회 학술대회
1999 .06
-
삼항 기약다항식을 위한 효율적인 Shifted Polynomial Basis 비트-병렬 곱셈기
정보보호학회논문지
2009 .04
-
신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )
대한전자공학회 학술대회
1989 .07
-
전자회로의 입력신호 제어용 곱셈연산기 개발
한국항행학회논문지
2018 .01
-
입력 데이터 분할을 이용한 저전력 부스 곱셈기 설계
한국통신학회논문지
2005 .11
-
고속 4 : 2 컴프레서를 사용한 16 x 16 비트 병렬곱셈기 구조 ( A 16 x 16 bit Parallel Multiplier Architecture using High Speed 4 : 2 Compressor )
한국통신학회논문지
2000 .06
-
기약인 all-one 다항식에 의해 정의된 GF(2m)에서의 효율적인 비트-병렬 곱셈기
전자공학회논문지-TC
2006 .07
-
32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )
전자공학회논문지-B
1994 .10
-
저전력 설계를 위한 면적 절약형 곱셈기 구조에 관한 연구
대한전자공학회 학술대회
1998 .11
-
저전력 설계를 위한 면적 절약형 곱셈기 구조에 관한 연구 ( A Hardware Reduced Multiplier for Low Power Design )
대한전자공학회 학술대회
1998 .11
-
유한체 상에서의 효과적인 직렬 곱셈기의 설계
한국통신학회논문지
2002 .11
-
인접블록의 움직임벡터를 이용한 고속 움직임추정 방식
한국통신학회논문지
2005 .12
-
고성능 마이크로프로세서 곱셈기 ( Multiplier ) 의 구조
대한전자공학회 기타 간행물
1998 .01
-
GF(2m)상의 몽고메리 AB² 곱셈의 효율적인 구조
한국정보기술학회논문지
2012 .02
-
Design and Implementation of 10-Bit Wallace Tree Multiplication using the Modified 4-3 Compressor and the Reduction Method
Journal of KIISE
2019 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-016509221