메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
손진영 (서울과학기술대학교) 차혁규 (서울과학기술대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제57권 제8호(통권 제513호)
발행연도
2020.8
수록면
37 - 47 (11page)
DOI
10.5573/ieie.2020.57.8.37

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 electrocorticography (ECoG) 뇌신호 기록을 위한 저잡음 증폭기와 successive approximation register 아날로그-디지털 변환기 (SAR ADC)를 포함하는 체내 이식용 아날로그 프론트-엔드 집적 회로 (AFE IC)를 설계하였다. Inverter-stacking, 이득 boosting, 그리고 floating body 기법을 적용한 초저전력 연산증폭기를 기반으로 설계된 AC-coupled capacitive-feedback 저잡음 증폭기는 1-V 전원 전압에서 동작하여 40 dB의 이득과 520 Hz의 대역폭, 6.04 μVrms의 입력 참조 잡음, 15.5 nW의 전력 소비로 1.27의 noise efficiency factor 성능을 달성한다. 설계된 SAR ADC는 VCM 기반 monotonic capacitor switching scheme을 사용하여 기존의 기본 SAR ADC에 비해 1/4의 CDAC 면적과 함께 97.66 %의 스위칭 전력을 절약한다. 새로운 구조의 dynamic 논리 회로를 이용한 EVEN/ODD 기법이 제안되어 디지털 회로부의 복잡도 개선과 더불어서 전력 소비와 로직 지연이 감소된다. 또한, Asynchronous clock과 non-binary redundant weight capacitor 기법이 적용되어 ADC의 전력 효율과 선형성이 개선된다. 설계된 SAR ADC는 0.5-V의 전원 전압 및 100 kS/s의 sampling rate에서 61.87 dB 의 SNDR, 78.78 dB의 SFDR, 9.985 비트 ENOB와 83.6 nW의 전력 소비로 0.825 fJ/conversion-step의 Walden FoM을 달성한다. 65-nm CMOS 공정을 사용하여 설계된 ECoG 신호 기록 AFE IC는 0.083 mm²의 작은 칩 면적을 차지한다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
III. 시뮬레이션 결과
IV. 결론
REFERENCES

참고문헌 (25)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0