지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 IEIE Transactions on Smart Processing & Computing IEIE Transactions on Smart Processing & Computing Vol.10 No.1
- 발행연도
- 2021.2
- 수록면
- 67 - 73 (7page)
- DOI
- 10.5573/IEIESPC.2021.10.1.67
이용수
초록· 키워드
오류제보하기
This paper presents a low-power 10-bit successive approximation register (SAR) analog-to-digital converter (ADC) for neural recording applications. The proposed SAR ADC uses a modified VCM-based switching scheme to reduce the switching power. In addition, asynchronous SAR logic operation is used to avoid using any internal high-speed clock generator. A calibration technique was realized for the comparator offset to enhance the accuracy of the SAR ADC. The ADC was designed using a standard 180-nm CMOS process, and its core area occupies only 0.15 mm². It operates at 250 kS/s with a 1-V supply voltage and consumes 4.2 μW. An ENOB of 9.72 and FoM of 19.92 fJ/conv-step were also achieved.
목차
Abstract
1. Introduction
2. Proposed SAR ADC Architecture
3. Key Functional Blocks
4. Simulation Results
5. Conclusions
References
참고문헌 (8)
참고문헌 신청
C. M. Lopez et al., “An implantable 455-activeelectrode 52-channel CMOS neural probe,” IEEE J. Solid-State Circuits, vol. 49, no. 1, pp. 248–261, Jan. 2014. Article (CrossRef Link)
M. T. Salam, J. L. Perez Velazquez, and R. Genov, “Seizure Suppression Efficacy of Closed-Loop Versus Open-Loop Deep Brain Stimulation in a Rodent Model of Epilepsy,” IEEE Trans. Neural Syst. Rehabil. Eng., vol. 24, no. 6, pp. 710–719, Jun. 2016. Article (CrossRef Link)
A. T. Ramkaj, M. Strackx, M. S. J. Steyaert, and F. Tavernier, “A 1.25-GS/s 7-b SAR ADC With 36.4-dB SNDR at 5 GHz Using Switch-Bootstrapping, USPC DAC and Triple-Tail Comparator in 28-nm CMOS,” IEEE J. Solid-State Circuits, vol. 53, no. 7, pp. 1889–1901, 2018. Article (CrossRef Link)
E. Rahimi and M. Yavari, “Energy-efficient highaccuracy switching method for SAR ADCs,” Electron. Lett., vol. 50, no. 7, pp. 499–501, 2014. Article (CrossRef Link)
Y. Zhu et al., “A 10-bit 100-MS/s Reference-Free SAR ADC in 90 nm CMOS,” IEEE J. Solid-State Circuits, vol. 45, no. 6, pp. 1111–1121, 2010. Article (CrossRef Link)
M. T. Salam, J. L. Perez Velazquez, and R. Genov, “Seizure Suppression Efficacy of Closed-Loop Versus Open-Loop Deep Brain Stimulation in a Rodent Model of Epilepsy,” IEEE Trans. Neural Syst. Rehabil. Eng., vol. 24, no. 6, pp. 710–719, Jun. 2016. Article (CrossRef Link)
A. T. Ramkaj, M. Strackx, M. S. J. Steyaert, and F. Tavernier, “A 1.25-GS/s 7-b SAR ADC With 36.4-dB SNDR at 5 GHz Using Switch-Bootstrapping, USPC DAC and Triple-Tail Comparator in 28-nm CMOS,” IEEE J. Solid-State Circuits, vol. 53, no. 7, pp. 1889–1901, 2018. Article (CrossRef Link)
E. Rahimi and M. Yavari, “Energy-efficient highaccuracy switching method for SAR ADCs,” Electron. Lett., vol. 50, no. 7, pp. 499–501, 2014. Article (CrossRef Link)
Y. Zhu et al., “A 10-bit 100-MS/s Reference-Free SAR ADC in 90 nm CMOS,” IEEE J. Solid-State Circuits, vol. 45, no. 6, pp. 1111–1121, 2010. Article (CrossRef Link)
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A 10-bit, 50-MS/s Cyclic and SAR Combined Two-stage ADC with Gain Error Calibration
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .12
-
비이진 기법을 사용한 9.5-ENOB 10비트 409MS/s 파이프라인 축차 근사형 아날로그-디지털 변환기 설계
대한전자공학회 학술대회
2024 .11
-
오프셋 보정기술을 이용한 8비트 200MS/s 축차 근사형 아날로그-디지털 변환기 설계
대한전자공학회 학술대회
2024 .11
-
점프탐색 알고리즘을 이용한 재구성가능 SAR/SS 하이브리드 ADC
전자공학회논문지
2023 .06
-
Reference Voltage Generator를 이용한 저전력 10-bit SAR ADC
대한전자공학회 학술대회
2020 .08
-
초음파 영상진단 의료기기를 위한 20MS/s 12-bit Charge Sharing SAR ADC 설계
대한전자공학회 학술대회
2021 .06
-
C-DAC Array내 선형성을 향상시킨 10비트 CMOS SAR ADC 설계
전자공학회논문지
2017 .02
-
저전력 37uW 10-bit 모노토닉 축차비교형 아날로그 디지털 변환기
대한전자공학회 학술대회
2023 .06
-
A Design of 8bits 200KS/s Synchronous SAR ADC
대한전자공학회 학술대회
2022 .06
-
A 12 bit 750 kS/s 0.13 mW Dual-sampling SAR ADC
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .12
-
싱글 슬로프 비트 이동 방법을 사용한 12~14-bit 재구성 가능 SAR-SS 하이브리드 ADC 설계
전기전자학회논문지
2023 .06
-
8-bit 2-step Flash-SAR ADC
대한전자공학회 학술대회
2024 .06
-
A 6b 1.2 GS/s Asynchronous SAR ADC Using Two Comparators
대한전자공학회 학술대회
2019 .11
-
초저전력 ECoG 신호 기록 아날로그 프론트-엔드 집적회로
전자공학회논문지
2020 .08
-
고속동작과 정밀도 향상을 위해 Digital Error Correction을 이용한 10비트 100MS/s Non-binary SAR ADC
대한전자공학회 학술대회
2024 .11
-
오버샘플링과 CIC 필터를 이용한 14-bit 1-kS/s SAR ADC
한국정보기술학회논문지
2024 .10
-
SAR ADC for a Multimode Radar Transceiver with Offset Calibration
Journal of Electromagnetic Engineering And Science
2022 .07
-
Logic gate 기반 비교기를 이용한 저전력 SAR ADC 설계
대한전자공학회 학술대회
2016 .06
-
보조 Coarse ADC를 사용한 고속 SAR-ADC
대한전자공학회 학술대회
2018 .06
-
Digital Error Correction for a 10-Bit Straightforward SAR ADC
IEIE Transactions on Smart Processing & Computing
2015 .02
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0