지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Abstract
Ⅰ. 서론
Ⅱ. ENMODL의 구조
Ⅲ. 32 비트 가산기 설계
Ⅳ. 모의실험 및 측정 결과
Ⅴ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
고속 저전력 곱셈기를 위한 새로운 부분곱 압축기와 ENMODL CLA의 설계
대한전자공학회 학술대회
2001 .06
Carry Lookahead를 이용한 BCD 가산기
대한전자공학회 학술대회
2002 .11
Ling's Approach 를 이용한 Carry Lookahead adder 설계 및 실현에 관한 연구
한국통신학회 학술대회논문집
1990 .05
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
고속 십진 가산을 위한 3초과 코드 Carry Lookahead설계
전자공학회논문지-CI
2003 .09
개선된 MODL을 이용한 고성능 32비트 CLA가산기 설계 ( Design of a High-Performance 32-Bit CLA Adder Using Enhanced NORA MODL )
대한전자공학회 학술대회
1995 .07
개선된 MODL을 이용한 고성능 32 비트 CLA 가산기 설계
대한전자공학회 학술대회
1995 .06
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
Design Formalism for Lookahead Circuits
ICVC : International Conference on VLSI and CAD
1993 .01
Modified Carry-Increment Adder Design
대한전자공학회 학술대회
2006 .11
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
Recovered Energy Logic의 Wired-OR 특성을 이용한 16비트 Adder 설계
대한전자공학회 학술대회
1995 .12
Recovered Energy Logic의 Wired-OR 특성을 이용한 16비트 Adder 설계 ( A 16 bit Adder Using Recovered Energy Logic with Wired-OR Property )
대한전자공학회 학술대회
1995 .11
칩 면적이 작고 동작속도가 빠른 32 비트 가산기 설계 및 구현 ( Design and Implementation of a 32 Bit Adder having Fast Performance and Small Size )
대한전자공학회 학술대회
1997 .01
고속 연산을 위한 64bit 가산기의 설계
대한전자공학회 학술대회
1998 .06
고속 연산을 위한 64bit 가산기의 설계 ( Design of high speed 64bit adder )
대한전자공학회 학술대회
1998 .07
십진수 계산을 위한 3초과 부호 가감산기 설계
전자공학회논문지-CI
2003 .11
고속 64 비트 CMOS 뎃셈기의 구조 및 설계 ( An Architecture and Design of a Fast 64-bit Static CMOS Adder )
대한전자공학회 학술대회
1996 .01
새로운 구조의 고속 1비트 전가산기 회로설계
대한전자공학회 학술대회
2009 .07
1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
0