개선된 MODL을 이용한 고성능 32 비트 CLA 가산기 설계

이효상 ,  송근호 ,  류진수 외 2명

대한전자공학회 학술대회

1995 .06

새로운 E_MODL 방식을 이용한 고성능 가산기 구현

서정훈

한국컴퓨터정보학회논문지

1997 .12

개선된 MODL의 IDDQ 테스팅 기법 ( IDDQ testing technique of the Enhanced Multiple Output Domino Logic ( MODL ) )

김강철 ,  이효상 ,  송근호 외 1명

대한전자공학회 학술대회

1995 .01

인공위성의 CLA 모델

황도순 ,  김진철 ,  이주훈 외 2명

한국항공우주학회 학술발표회 초록집

1997 .11

인공위성의 CLA 모델 및 평가

황도순

한국항공우주학회지

1998 .11

CLA 를 이용한 자기부상 제어 시스템 개선

황만하이 ,  황킴덕 ,  안형준

한국소음진동공학회 학술대회논문집

2017 .04

칩 면적이 작고 동작속도가 빠른 32 비트 가산기 설계 및 구현 ( Design and Implementation of a 32 Bit Adder having Fast Performance and Small Size )

이효상 ,  윤원효 ,  송근호 외 3명

대한전자공학회 학술대회

1997 .01

새로운 동적 CMOS 논리 설계방식을 이용한 고성능 32비트 가산기 설계 ( Design of a High-Speed 32-Bit Adder Using a New Dynamic CMOS Logic )

김강철 ,  한석붕

전자공학회논문지-A

1996 .03

고속 연산을 위한 64bit 가산기의 설계

오재환 ,  이영훈 ,  김상수 외 1명

대한전자공학회 학술대회

1998 .06

고속 연산을 위한 64bit 가산기의 설계 ( Design of high speed 64bit adder )

오재환 ,  이영훈 ,  김상수 외 1명

대한전자공학회 학술대회

1998 .07

고성능 가산기의 최적화 연구

허석원 ,  김문경 ,  이용주 외 1명

한국통신학회논문지

2004 .05

SS규칙을 이용한 2-비트가산기

조웅호 ,  배장근 ,  김성용 외 2명

한국통신학회 학술대회논문집

1992 .11

SS규칙을 이용한 2-비트가산기 ( 2-bit Adder using the Rule of Symbolic Substitution )

조웅호 ,  배장근 ,  김성용 외 2명

한국통신학회 학술대회논문집

1992 .01

부호치환 규칙을 이용한 광2 - 비트가산기 ( Optical 2 - bit Adder Using the Rule of Symbolic Substitution )

조웅호 ,  배장근 ,  김정우 외 2명

한국통신학회논문지

1993 .06

기호치환을 이용한 1-비트 광가산기 구현 ( Implementation of Optical 1-bit Adder Using Symbolic Substitution )

조웅호 ,  김수중

한국통신학회 광전자공학 학술회의

1993 .01

SUM 선택신호 발생 방식을 이용한 64-bit 가산기의 설계

백우현 ,  서범수 ,  기훈재 외 2명

대한전자공학회 학술대회

1997 .06

SUM 선택신호 발생 방식을 이용한 64-BIT 가산기의 설계 ( Sum-Selector Generation Algorithm Based 64-Bit Adder Design )

백우현 ,  서범수 ,  기훈재 외 2명

대한전자공학회 학술대회

1997 .07

SUM 선택신호 발생 방식을 이용한 64-bit 가산기의 설계 ( Sum-Selector Generation Algorithm based 64-bit Adder Design )

백우현 ,  김수원

전자공학회논문지-D

1998 .01

혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구

이병석 ,  이정근 ,  이정아

대한전자공학회 학술대회

2006 .11

ENMODL을 이용한 32 비트 CLA 설계

김강철 ,  이효상 ,  송근호 외 2명

한국정보통신학회논문지

1999 .12