지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.11
- 수록면
- 323 - 327 (5page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
The tradeoff between power consumption and speed performance has become a major design consideration when devices approach the sub-100 nm regime. It is especially critical when dealing with large data set, whereby the system is degraded in terms of power and speed. If the application can accept some errors, i.e. the application is Error- tolerant (ET), a large reduction in power and an increased in speed can be simultaneously achieved. In this paper, we shall present a novel low-power and high-speed Error-Tolerant Adder Type IV design called ETAIV. The proposed ETAIV is an enhancement of our earlier design, ETAII [1] in terms of speed and accuracy.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. ERROR-TOLERANT ADDER
Ⅲ. APPLICATION
Ⅳ. SIMULATION RESULTS
Ⅴ. CONCLUSION
ACKNOWLEDGMENT
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Ultra Low-Power High-Speed Flexible Probabilistic Adder for Error-Tolerant Applications
대한전자공학회 ISOCC
2011 .11
-
High Performance Adder Circuit for the Low Power High Speed DSP
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
-
An Accuracy Enhanced Error Tolerant Adder with Carry Prediction for Approximate Computing
IEIE Transactions on Smart Processing & Computing
2019 .08
-
A Novel Approximate Adder with Enhanced Low-cost Carry Prediction for Error Tolerant Computing
IEIE Transactions on Smart Processing & Computing
2019 .12
-
고속동작 가능한 새로운 1-비트 전가산기 설계
대한전자공학회 학술대회
2007 .11
-
Modified Carry-Increment Adder Design
대한전자공학회 학술대회
2006 .11
-
An Input Pattern Based Area Reduction Technique for Adder Structures in Low Power Applications
대한전자공학회 ISOCC
2006 .10
-
새로운 구조의 고속 1비트 전가산기 회로설계
대한전자공학회 학술대회
2009 .07
-
A Design of High Speed Adder Circuit Using Redundant Binary Code
ICVC : International Conference on VLSI and CAD
1997 .01
-
발이 잡아준 ERROR 'E04'
소프트웨어세계
1999 .01
-
Frame Error Rate Based Power Control For High-Speed Multimedia Mobile System
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
-
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
-
관측자를 이용한 영구자석형 동기모터의 저속영역 속도리플 개선
전력전자학회 학술대회 논문집
1997 .07
-
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
-
Low Power Latch-adder Based Multiplier Design
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
-
전영역에서 안정된 유도전동기의 센서리스 속도제어
Journal of Advanced Marine Engineering and Technology (JAMET)
2004 .05
-
A Design of High-Speed 1-Bit Full Adder Cell using 0.18 ㎛ CMOS Process
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
속도 리플 억제를 위한 수정된 PID 속도 제어기의 설계
전력전자학회논문지
2012 .04
-
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
-
A Fault Tolerant Carry Select Adder with Modular Self Checking Scheme
대한전자공학회 ISOCC
2006 .10
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001489604