지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.11
- 수록면
- 393 - 396 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
In modern VLSI technology, the occurrence of all kinds of errors has become inevitable. The tradeoff between power consumption and speed performance has become a very important concern in circuit design process. It is especially critical when dealing with large data set, whereby the system is degraded in terms of power and speed. By adopting an emerging concept in VLSI design and test, i.e. Error-Tolerance (ET) whereby the correctness is compromised, a large reduction in in power consumption and improvement in speed can be achieved. In this paper, we present a novel low-power and highspeed Probabilistic Adder for Error-Tolerant Applications (ETA) Type III design called ETAIII. The proposed ETAIII is an enhancement of our earlier design, ETAI [1].
목차
Abstract
I. INTRODUCTION
II. ERROR-TOLERANT ADDER
III. APPLICATION
IV. SIMULATION RESULTS
V. CONCLUSION
ACKNOWLEDGMENT
REFERENCES
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001475219