지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2008
- 발행연도
- 2008.7
- 수록면
- 589 - 592 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
novel multiple-valued logic clock converters using artificial neural network are proposed. Based on a set of novel neural clock base converters, an essential part of the creative solution to the multiple-valued logic dual-clock or multi-clock circuit synchronization problem is presented in this paper. The multiple-valued logic neuron clock converters are planned to be useful in the multiple-valued logic neural central processing unit. The novel neural networks of the multiple-valued logic clock converters show numerous functionality features combined with design simplicity. All the converters make advantage of the logic oriented neural network mathematical tools and parallelism concepts allowing fast and simple systematic analysis. The simulation outcomes presented, pave the way toward new, stable, high speed, revolutionary neural multiple-valued logic processors.
목차
Abstract
1. Introduction
2. MVL Neural Networks
3. MVL Neuron Clock Converters
4. Conclusion
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Multiple-Valued Logic Neural Networks
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
-
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
An Efficient Dual-Supply Design for Low-Power Mobile Systems
대한전자공학회 ISOCC
2012 .11
-
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
-
An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .02
-
다치논리를 적용한 D/A 변환기의 설계
대한전자공학회 학술대회
2003 .07
-
Clock Design Techniques Considering Circuit Reliability
대한전자공학회 ISOCC
2011 .11
-
Cyclic Analog-to-Digital Converter를 위한 Improved-Clocking 회로의 구현 및 비교
대한전자공학회 학술대회
2013 .07
-
CAN 시간동기를 이용한 복수 전동기 동기제어
제어로봇시스템학회 논문지
2008 .07
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
Three-dimensional Pipeline Clock Network Design with Multi-Layer Processor Chip and Multi-Clock VLSI System
대한전자공학회 ISOCC
2013 .11
-
Automatic Clock Jitter Analysis Considering Clock Divider
대한전자공학회 ISOCC
2009 .11
-
Clock Tree Synthesis 효율화를 위한 pre - layout단계의 clock network 분석 기능의 구현
대한전자공학회 기타 간행물
2001 .11
-
Logic Simulation
대한전자공학회 단기강좌
1983 .01
-
A 4 Clock Cycle 64X64 Multiplier with 60 MHz Clock Frequency
KITE JOURNAL OF ELECTRONICS ENGINEERING
1991 .01
-
Neural Computer Architecture with Neural Processing Unit and Fuzzy Logic Controller
대한전자공학회 세미나
1990 .01
-
싱글 클럭을 이용한 802.11a/b/n 통합 처리 수신기의 샘플링률 변환기 설계
대한전자공학회 학술대회
2010 .06
-
Low Power Clock Distribution
대한전자공학회 학술대회
1997 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001139990