지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications ICEIC : 2008
- 발행연도
- 2008.6
- 수록면
- 559 - 563 (5page)
이용수
초록· 키워드
오류제보하기
In this paper, the ternary adder and multiplier are implemented by current-mode CMOS. First, we implement the ternary T-gate using current-mode CMOS. Second, the ternary adder and multiplier over finite fields GF(3) are implemented to using the ternary T-gates based on current-mode CMOS. Finally, these circuits are simulated by Spice under 1.5 ㎂ CMOS standard technology with 15 μA unit current and 3.3V VDD voltage. The ratio of the width (W) and the length (L) in CMOS channel is 20 ㎛/2 ㎛. The simulated results are shown the satisfied current characteristics.
목차
Abstract
1. Introduction
2. Current-mode CMOS basic circuits
3. Implementation of ternary T-gate using current-mode CMOS
4. Implementation of ternary adder and multiplier using Current-mode CMOS
5. Conclusions
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현
대한전기학회 학술대회 논문집
2006 .10
-
Implementation of CMOS Ternary Adder and Multiplier Using T-gate
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2010 .06
-
전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현
Proceedings of KIIT Conference
2010 .05
-
T-Gate에 의한 전류모드 CMOS 3치 가산기 및 승산기의 구현
한국정보기술학회논문지
2012 .03
-
전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현
한국정보통신학회논문지
2009 .09
-
3직 Rate Multiplier의 설계 ( On the Design Methods of Ternary Rate Multiplier )
한국통신학회지(정보와통신)
1981 .01
-
T-gate를 이용한 GF(2²)상의 가산기 및 승산기 설계
전기전자학회논문지
2003 .07
-
Design of an Adder and Multiplier on GF(p) Using T-gate
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
삼진 CMOS 컴팩모델을 기반으로 한 새로운 삼진 곱셈기 설계
대한전자공학회 학술대회
2017 .06
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
-
Low Power Latch-adder Based Multiplier Design
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
-
3値 Rate Multiplier의 設計
한국통신학회논문지
1981 .12
-
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
-
전류모드 CMOS를 사용한 병렬 3치 승산기 설계
전자공학회논문지-SC
2002 .03
-
전류모드 CMOS에 의한 4치 가산기 및 승산기의 구현
한국정보기술학회논문지
2014 .01
-
전류모드 CMOS를 이용한 일반화된 다치 승산기 구현을 위한 고속 병렬 알고리듬에 관한 연구 ( A Study on the Fast Parallel Algorithm for the Implementation of Generalized Multiple-Valued Multiplier Using Current Mode CMOS )
대한전자공학회 학술대회
1996 .07
-
고속 64 비트 CMOS 뎃셈기의 구조 및 설계 ( An Architecture and Design of a Fast 64-bit Static CMOS Adder )
대한전자공학회 학술대회
1996 .01
-
8 bit CMOS ALU를 위한 Adder설계 ( Design of Adder for 8 bit CMOS ALU )
대한전자공학회 학술대회
1995 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004332542