지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 한국정보통신학회 INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING International Conference of KIMICS 2010 Vol.3 No.1
- 발행연도
- 2010.6
- 수록면
- 153 - 156 (4page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
Abstract
I. INTRODUCTION
II. CURRENT-MODE CMOS BASIC CIRCUITS
III. IMPLEMENTATION OF TERNARY T-GATE USING CURRENT-MODE CMOS
IV. IMPLEMENTATION OF TERNARY ADDER AND MULTIPLIER USING CURRENT-MODE CMOS
Ⅴ. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현
대한전기학회 학술대회 논문집
2006 .10
-
Implementation of Ternary Adder and Multiplier Using Current-Mode CMOS
ICEIC : International Conference on Electronics, Informations and Communications
2008 .06
-
T-Gate에 의한 전류모드 CMOS 3치 가산기 및 승산기의 구현
한국정보기술학회논문지
2012 .03
-
전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현
Proceedings of KIIT Conference
2010 .05
-
T-gate를 이용한 GF(2²)상의 가산기 및 승산기 설계
전기전자학회논문지
2003 .07
-
Design of an Adder and Multiplier on GF(p) Using T-gate
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
3직 Rate Multiplier의 설계 ( On the Design Methods of Ternary Rate Multiplier )
한국통신학회지(정보와통신)
1981 .01
-
三値演算回路의實現
(구)정보과학회논문지
1976 .09
-
Implementation of Enzyme-Based Half-Adder with Complete Functionality
한국생물공학회 학술대회
2019 .04
-
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
-
삼진 CMOS 컴팩모델을 기반으로 한 새로운 삼진 곱셈기 설계
대한전자공학회 학술대회
2017 .06
-
전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현
한국정보통신학회논문지
2009 .09
-
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
-
Low Power Latch-adder Based Multiplier Design
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
-
3値 Rate Multiplier의 設計
한국통신학회논문지
1981 .12
-
The Design of Ternary D flip-flop Using Ternary Logic Gate
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
고속 64 비트 CMOS 뎃셈기의 구조 및 설계 ( An Architecture and Design of a Fast 64-bit Static CMOS Adder )
대한전자공학회 학술대회
1996 .01
-
8 bit CMOS ALU를 위한 Adder설계 ( Design of Adder for 8 bit CMOS ALU )
대한전자공학회 학술대회
1995 .01
-
A Design of a Ternary Storage Elements Using CMOS Ternary Logic Gates
전기전자학회논문지
2004 .07
-
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0