지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.5
- 수록면
- 410 - 413 (4page)
이용수
초록· 키워드
오류제보하기
본 논문에서 3치가산기와 승산기(multiplier)는 전류모드 CMOS에 의해서 구현된다. 첫째, 3치 T-gate를 집적회로 설계의 유효 가용성을 갖고 있는 전류모드 CMOS를 이용하여 구현한다. 둘째, 3치 T-gates를 이용해 회로가 유한체 GF (3)에 대하여 2변수 3치 가산표 (2-variable ternary addition table) 및 구구표 (multiplication table)가 실현되도록 구현한다. 마지막으로, 이러한 동작 회로들은 1.5 CMOS 표준 기술과 15㎂ 단위전류(unit current) 및 3.3V 소스 전압 (VDD voltage)에 의해 활성화 된다. 활성화 결과는 만족할 만한 전류 특성을 나타냈다. 전류 모드 CMOS에 의하여 실행되는 3치가산기 및 승산기는 단순하며 와이어 라우팅(wire routing)에 대하여 정규적이고, 또한 셀 배열 (cell array)과 함께 모듈성 (modularity)의 특성을 갖고 있다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 전류모드 CMOS 기본회로
Ⅲ. 진류모드 CMOS에 의한 3치 T-게이트의 구현
Ⅳ. 전류모드 CMOS에 의한 3치 가산기 및 승산기 구현
Ⅴ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현
대한전기학회 학술대회 논문집
2006 .10
-
T-Gate에 의한 전류모드 CMOS 3치 가산기 및 승산기의 구현
한국정보기술학회논문지
2012 .03
-
전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현
한국정보통신학회논문지
2009 .09
-
Implementation of CMOS Ternary Adder and Multiplier Using T-gate
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2010 .06
-
Implementation of Ternary Adder and Multiplier Using Current-Mode CMOS
ICEIC : International Conference on Electronics, Informations and Communications
2008 .06
-
전류모드 CMOS에 의한 4치 가산기 및 승산기의 구현
한국정보기술학회논문지
2014 .01
-
전류모드 CMOS를 사용한 병렬 3치 승산기 설계
전자공학회논문지-SC
2002 .03
-
삼진 CMOS 컴팩모델을 기반으로 한 새로운 삼진 곱셈기 설계
대한전자공학회 학술대회
2017 .06
-
전류모드 CMOS에 의한 다치 연산기 구현에 관한 연구 ( A Study on Implementation of Multiple-Valued Arithmetic Processor using Current Mode CMOS )
전자공학회논문지-C
1999 .08
-
전류모드 CMOS를 이용한 일반화된 다치 승산기 구현을 위한 고속 병렬 알고리듬에 관한 연구 ( A Study on the Fast Parallel Algorithm for the Implementation of Generalized Multiple-Valued Multiplier Using Current Mode CMOS )
대한전자공학회 학술대회
1996 .07
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
저전력 전류모드 CMOS 기준전압 발생 회로 ( A Low-Power Current-Mode CMOS Voltage Reference Circuit )
대한전자공학회 학술대회
1998 .11
-
저전력 전류모드 CMOS 기준전압 발생 회로
대한전자공학회 학술대회
1998 .11
-
A Design of a Ternary Storage Elements Using CMOS Ternary Logic Gates
전기전자학회논문지
2004 .07
-
Ternary I2L 회로의 설계
대한전자공학회 학술대회
1978 .01
-
The Design of Ternary D flip-flop Using Ternary Logic Gate
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
저전력 CMOS 기준전류 발생회로
대한전자공학회 학술대회
2001 .06
-
三値演算回路의實現
(구)정보과학회논문지
1976 .09
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-566-002368952