지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2003.6
- 수록면
- 30 - 42 (13page)
이용수
초록· 키워드
오류제보하기
이 논문에서는 1) 넓은 잠금 범위를 위한 이중 루프 동작과 2) 차세대 패키지 스큐 개선에 대한 전압 발생기와 안티퓨즈 회로를 사용한 프로그래머블 레프리카 딜레이, 두 가지 이점을 갖는 Delay Lock Loop (DLL) 을 기술하였다. 이중 루프 동작은 차동 내부 루프 중 하나를 선택하기 위해 외부 클럭과 내부 클럭 사이의 초기 시간차에 대한 정보를 사용한다. 이를 이용하여 더 낮은 주파수로 DLL의 잠금 범위를 증가시킨다. 덧붙여서, 전압발생기와 안티퓨즈 회로를 사용한 프로그래머블 레프리카 딜레이의 결합은 패키지 공정 후에 온-오프 칩 변화로부터 발생하는 외부 클럭과 내부 클럭 사이에 스큐 제거를 해준다. 제안된 DLL은 0.16um 공정으로 제조되었고, 2.3v의 전원 공급과 42MHz - 400MHz의 넓은 범위에서 동작한다. 측정된 결과는 43psec p-p 지터와 400MHz에서 52mW를 소비하는 4.71psec 실효치(rms)지터를 보여준다.
목차
Ⅰ. 서론
Ⅱ. 일반적인 DLL의 제한된 잠금 주파수 범위 문제
Ⅲ. 고속DRAM 에서의 제안된 DLL
Ⅳ. 스큐 개선을 위한 레프리카 딜레이와 안티퓨즈 사용
Ⅴ. 실험 결과
Ⅵ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
광대역 아날로그 이중 루프 Delay-Locked Loop
전자공학회논문지-SC
2007 .01
-
32위상의 출력 클럭을 가지는 125MHz CMOS 지연 고정루프
한국정보통신학회논문지
2013 .01
-
A Delay-Locked Loop ( DLL ) for On-Chip Clock Driver
대한전자공학회 학술대회
1998 .01
-
작은 지터를 가지는 2단 구조의 혼성모드 DLL
대한전자공학회 학술대회
2006 .06
-
A High-Resolution Dual-Loop Digital DLL
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
-
저전력과 고속 록킹 알고리즘을 갖는 DLL ( Delay-Locked Loop ) 설계 ( A Design of DLL ( Delay-Locked-Loop ) with Low Power & High Speed locking Algorithm )
한국통신학회논문지
2001 .12
-
새로운 Locking 알고리즘을 이용한 DLL(Delay - Locked - Loop) 설계
대한전자공학회 학술대회
2000 .11
-
Delay Monitor Scheme을 사용한 Register Controlled Delay-locked Loop
전기전자재료학회논문지
2004 .01
-
A Low-Power Programmable DLL-Based Clock Generator with Wide-Range Anti-harmonic Lock
대한전자공학회 ISOCC
2012 .11
-
DLL에서 루프 필터에 따른 Jitter 크기 변화
전자공학회논문지
2013 .12
-
안티-바운드리 스위칭 디지털 지연고정루프
전기전자학회논문지
2017 .12
-
Design of Delay-Locked Loop for Wide Frequency Locking Range
대한전자공학회 ISOCC
2013 .11
-
A 0.12㎓-1.4㎓ DLL-based Clock Generator with a Multiplied 4-phase Clock Using a 0.18㎛ CMOS Process
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2006 .12
-
저전력 고속 VLSI를 위한 Fast-Relocking과 Duty-Cycle Correction 구조를 가지는 DLL 기반의 다중 클락 발생기
전자공학회논문지-SD
2005 .02
-
초고속 DLL에서 임의의 replica delay에 적응하는 lock 획득을 위한 회로기법
대한전자공학회 학술대회
2003 .07
-
A High-Resolution Wide-Range Dual-Loop DLL Using a Hybrid Search Algorithm
대한전자공학회 ISOCC
2012 .11
-
An All-digital Delay-locked Loop using a Lock-in Pre-search Algorithm for High-speed DRAMs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
-
BCI 테스트를 사용한 DLL의 전자기적 내성평가
대한전자공학회 학술대회
2014 .11
-
고속 메모리동작을 위한 디지털 DLL회로 설계 ( A Design of Digital DLL Circuits For High-Speed Memory )
전자공학회논문지-SD
2000 .07
-
Lock detector를 사용하여 빠른 locking 시간을 갖는 DLL
대한전자공학회 학술대회
2003 .07
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-013684987